Célula de memoria Trinity

La versión actual de la página aún no ha sido revisada por colaboradores experimentados y puede diferir significativamente de la versión revisada el 6 de diciembre de 2014; las comprobaciones requieren 6 ediciones .

Ubicación de memoria Trinity en uso en electrónica, en neumática y en otras áreas.

Tradicionalmente , una celda de memoria se define como la pieza de memoria más pequeña que tiene su propia dirección . Con esta definición, una celda de memoria ternaria puede tener varios dígitos ternarios, según el sistema de direccionamiento de memoria de la computadora ternaria (computadora).

Sobre una base de elementos, se pueden construir celdas de memoria ternaria

Clasificación

Tres niveles

En ellos, tres potenciales de diferentes niveles (positivo, cero, negativo) corresponden a los tres estados estables de la célula.

Dúplex

En ellos, el dispositivo elemental es un inversor de dos niveles con dos potenciales (alto, bajo), y la trinidad de trabajo se logra mediante circuitos de retroalimentación entre tres inversores de dos niveles. Tal celda de memoria se llama flip-flop ternario de dos niveles .

Dos dígitos

Tres dígitos

Trinidad SRAM

El proyecto SRAM ternario se da en [1]

DRAM ternaria

La DRAM ternaria está construida, como la DRAM binaria, en un solo capacitor y un solo elemento de interruptor analógico, que opera con señales tanto positivas como negativas, pero con una carga bipolar en el capacitor. Una carga positiva corresponde a uno de los tres estados, una carga negativa al segundo y "0" al tercer estado. En los circuitos de lectura-regeneración, en lugar de un comparador que divide todo el rango de amplitud en dos partes, hay dos comparadores que dividen todo el rango de amplitud en tres partes. En este caso, los circuitos de registro aplican voltaje tanto positivo como negativo a las celdas.

En la figura de la derecha se muestra un elemento de dicha celda DRAM ternaria.

Con el mismo número de condensadores, la capacidad de una DRAM ternaria de tres niveles aumenta 1,58 veces.

Al mismo tiempo, una DRAM de tres niveles, en comparación con una DRAM de dos niveles, tiene un rendimiento 1,5 veces más lento.

Con el mismo rango de voltaje, una DRAM de tres niveles tiene menos inmunidad al ruido.

Para lograr la misma inmunidad al ruido que una DRAM de dos niveles, es necesario aumentar el rango de voltaje, lo que requerirá un aumento en el voltaje máximo permitido de casi todos los elementos del chip DRAM.

Todas estas propiedades determinan el alcance de su aplicación: 1,5 veces más lento, con 1,5 veces menos inmunidad al ruido, DRAM con 1,58 veces mayor capacidad [2] .

Véase también

Notas

  1. Módulo SRAM ternario de tres bits (3B BCT) 3x3T = 9 Trits . Fecha de acceso: 20 de octubre de 2015. Archivado desde el original el 4 de marzo de 2016.
  2. Módulo DRAM ternario de tres niveles (3LCT) 6x6=36Trit v3 con acceso aleatorio a cualquier trit . Consultado el 20 de octubre de 2015. Archivado desde el original el 12 de abril de 2018.