Transistor de puerta flotante

Un transistor de puerta flotante  es un tipo de MOSFET utilizado en varios dispositivos de memoria no volátil : memoria flash , EEPROM .

Variedades

Transistores con programación eléctrica y borrado ultravioleta (LISMOS)

LISMOP (ing. FAMOS - Semiconductor de óxido de metal de inyección de avalancha de compuerta flotante) -un MOSFETcon inyección de carga de avalancha, el elemento básico de una de las opciones paradispositivos de almacenamiento permanente.

El diseño del transistor fue propuesto por Froman-Benchkovsky en 1971 y se diferencia de un FET convencional por tener una "puerta flotante", es decir, una región conductora sobre el canal que está aislada de otras partes de la estructura y en la que se puede almacenar una carga eléctrica . . Un cambio en el valor de la carga en la puerta flotante conduce a un cambio en la característica corriente-voltaje del transistor, que se usa para codificar los estados lógicos 1 y 0. Para transferir electrones del sustrato a la puerta flotante, el fenómeno de ruptura por avalancha de la fuente (drenaje): se utiliza la transición del sustrato ("inyección de avalancha"), y para eliminar los electrones de la puerta flotante, la estructura se irradia con luz ultravioleta (UV) a través de una ventana especial en la caja del microcircuito, transparente a los rayos UV, y los electrones excitados por los fotones de la puerta flotante se devuelven al sustrato. Hay dos versiones del diseño del transistor, que se distinguen por la presencia o ausencia de una puerta de control convencional (opciones de "puerta flotante" y "puerta doble").

La desventaja de los transistores LISMOS es el número limitado de reescrituras de información (del orden de 100) y la imposibilidad de cambiar información en una sola celda de memoria sin borrar información en toda la matriz de memoria del microcircuito. Por lo tanto, en la década de 1980, las estructuras LISMOS fueron suplantadas por otros diseños de memoria no volátil que permiten borrar información de forma puramente eléctrica.

Transistores con programación y borrado eléctrico

En tales transistores, el cambio en la carga eléctrica de la puerta interna, aislada con capas dieléctricas, se realiza de forma puramente eléctrica sin el uso de radiación ultravioleta , pero se conserva el principio de funcionamiento. El cambio en la carga de la puerta flotante se produce debido a la formación de túneles de electrones y la ruptura por avalancha reversible de las capas dieléctricas más delgadas (del orden de varios nm ), debido a la alta intensidad del campo eléctrico en el dieléctrico. Cuando cambia la carga eléctrica en la puerta flotante, cambia la forma de la característica corriente-voltaje de la estructura, en particular, cambia el voltaje de corte al controlar el cambio de voltaje en la puerta de control, lo que permite almacenar 1 bit de información en esta estructura . Dado que se conserva la carga de una puerta flotante aislada de todos los circuitos eléctricos (con campos eléctricos no muy fuertes en las capas dieléctricas), los microcircuitos construidos sobre tales estructuras retienen información cuando se apaga la fuente de alimentación .

Ampliamente utilizado en tipos de memoria flash que permiten (según 2010) al menos 100 mil ciclos de reescritura para SLC (celdas de un solo bit) y 10 mil  para MLC (almacenamiento de 2 bits en una celda en forma de uno de cuatro niveles) [ 1 ] . Dicha memoria se fabrica según procesos técnicos hasta 19-16 nm . Alrededor de 2011-2012, todos los fabricantes de memoria flash introdujeron espacios de aire entre las líneas de control, lo que hizo posible continuar escalando más allá de 24 a 26 nm [2] [3] . Debido a problemas con un mayor escalado, en 2014-2015, algunos fabricantes (Samsung) comenzaron la producción en masa de 3D NAND de 24 y 32 capas [4] , en las que las celdas basadas en la tecnología CTF no se utilizan para el almacenamiento de información. [5] .

Véase también

Notas

  1. Resistencia de escritura en unidades flash: mediciones y análisis // Actas de FAST'10 de la 8.ª conferencia USENIX sobre tecnologías de archivos y almacenamiento, 2010
  2. Jeongdong Choe (TechInsights) . Comparación de memorias flash NAND de última generación  (inglés) , EETimes (25 de julio de 2013). Consultado el 11 de enero de 2015.  “Todos los fabricantes de NAND adoptaron un proceso de espacio de aire para lograr un alto rendimiento y confiabilidad. Toshiba implementó un proceso de espacio de aire en su dispositivo NAND de 19nm, mientras que Samsung lo adoptó en 21nm. IMFT ha utilizado un proceso de espacio de aire más maduro tanto en la estructura de la línea de palabras como de la línea de bits desde su tecnología NAND de 25 nm".
  3. Nirmal Ramaswamy, Thomas Graettinger, (Micron) . Escalado flash NAND: nodo de 20 nm y menos. Estos son algunos de los problemas fundamentales de diseño de celdas considerados y abordados para llegar a esta tecnología de celdas planas.  (inglés) , EE Times-Asia (5 de julio de 2013). Archivado desde el original el 12 de enero de 2015. Consultado el 11 de enero de 2015.  "Esto ya se había convertido en un problema en el nodo de 25 nm que requería el despliegue de un espacio de aire entre las celdas para reducir la interferencia".
  4. Peter Clarke . NAND, DRAM 3D-Transition Roadmaps  (inglés) , EETimes (25 de agosto de 2014). Consultado el 11 de enero de 2015.
  5. Dick James . The Second Shoe Drops: Samsung V-NAND Flash  (inglés) , ChipWorks (5 de agosto de 2014). Archivado desde el original el 1 de enero de 2015. Consultado el 11 de enero de 2015.

Enlaces