Paralelo IBM Scalable POWER

Superordenador de memoria distribuida escalable POWERparallel o RS/6000 SP o SP plataforma paralela masiva de IBM . El sistema está construido alrededor de nodos que son servidores RS/6000 y un software agrupado llamado PSSP, escrito en su mayoría en Perl . La tecnología High Performance Switch se ha desarrollado para la comunicación entre los nodos del sistema.

Historia

IBM Scalable POWERparallel se introdujo en 1993 con el nombre de SP1 como una solución de supercomputación para cálculos científicos y técnicos. En las primeras versiones, el sistema se ensamblaba a partir de nodos que eran un servidor RS/6000 Model 370. Argonne National Laboratory se convirtió en el primer comprador de SP1 en septiembre de 1993, que adquirió un sistema de 128 nodos. A finales de año ya se habían vendido 72 sistemas.

En 1994, se introdujo en el mercado el sistema SP2, que utilizaba un nuevo tipo de nodos y una conexión de red más rápida entre ellos denominada Trailblazer. A finales de 1994 se habían vendido 352 sistemas SP2 y a finales de 1995, 1.023.

En 1996, SP2 pasó a llamarse simplemente SP y el equipo de desarrollo se trasladó a la división RS/6000, y SP se comercializó como el sistema de gama alta en la línea de servidores RS/6000. En el mismo año, los nodos comenzaron a equiparse con múltiples procesadores y se convirtieron en multiprocesadores SMP . A finales de 1997, se habían vendido 3.770 sistemas RS/6000 SP en todo el mundo [1] .

Un RS/6000 SP de 30 nodos sirvió como servidor web principal para los Juegos Olímpicos de Verano de 1996 en Atlanta [2] y los Juegos Olímpicos de Invierno de 1998 en Nagano [3] .

En 2001, después de un cambio de marca, la línea de supercomputadoras continuó bajo el nombre de eServer p690.

Entorno de programación

Dado que las primeras versiones de IBM Scalable POWERparallel eran máquinas paralelas masivas de memoria distribuida pura (DM-MIMD), el único modelo de programación posible era el paso de mensajes . IBM escribió su versión del paquete de software PVM (Parallel Virtual Machine) llamado PVMe específicamente para RS/6000 SP. También había una biblioteca de paso de mensajes (MPL) patentada que se utilizó antes de la llegada de la especificación MPI , cuya implementación se integró luego en IBM Parallel Environment para AIX, versión 2, versión 1.

Nodos

Los nodos de la supercomputadora RS/6000 SP venían en tres variantes. La variante Thin ocupaba media fila en el rack. La variante Wide ocupaba toda una fila en el estante. La variante High ocupaba dos filas en el rack. El bastidor alto estándar contenía 16 nodos finos , 8 nodos anchos o 4 nodos altos . Además, los nodos del rack podrían combinarse de diferentes maneras. El sistema admitía configuraciones de hasta 128 nodos. Sin embargo, por pedido especial, se podía aumentar a 512 e incluso hasta 1024 nudos [4] .

Basado en POWER1

Modelo Número de procesadores UPC Frecuencia del procesador (MHz) Cache Tamaño de la memoria Fecha de lanzamiento Fecha de finalización de la producción
SP1 una POTENCIA1++ 62.5 No 64-256 MB 1993-02-02 1994-12-16

Basado en POWER2

Modelo Número de procesadores UPC Frecuencia del procesador (MHz) Cache Tamaño de la memoria Fecha de lanzamiento Fecha de finalización de la producción
delgado 1 una POTENCIA2 66 ? 64-512 MB 1995-08-22 1996-12-20
Delgado 2 ? ? 1997-06-27
Ancho 1 ? 64 MB - 2 GB 1996-12-20
ancho 2 77 ? ? 1997-06-27

Basado en el PowerPC 604

Modelo Número de procesadores UPC Frecuencia del procesador (MHz) Cache Tamaño de la memoria Fecha de lanzamiento Fecha de finalización de la producción
Alto 1 2, 4, 6, 8 PowerPC 604 112 ? ? 1996-07-23 1998-01-08
alto 2 PowerPC 604e 200 ? ? 1997-08-26 1998-04-21
332 Delgado 2, 4 332 ? 256 MB - 3 GB 1998-04-21 2000-12-29
332 de ancho ? ?

Basada en nodos con un procesador PowerPC 604e, a finales de 1998 se creó una de las supercomputadoras más potentes de la época, ASCI Blue Pacific .

Basado en P2SC

Modelo Número de procesadores UPC Frecuencia del procesador (MHz) Cache Tamaño de la memoria Fecha de lanzamiento Fecha de finalización de la producción
160 delgado una P2SC 160 L1: 32 KB / 128 KB; L2: no 64 MB - 1 GB 1997-10-06 1998-04-21
Delgado P2SC 120 ? ? 1996-10-08
Amplia P2SC 135 ? ?

Se utilizó un RS/6000 SP basado en procesadores P2SC en dos bastidores como base de la supercomputadora de ajedrez Deep Blue , que derrotó al actual campeón mundial de ajedrez Garry Kasparov en un partido de seis partidas en mayo de 1997.

Basado en POWER3

Modelo Número de procesadores UPC Frecuencia del procesador (MHz) Cache Tamaño de la memoria Fecha de lanzamiento Fecha de finalización de la producción
POTENCIA3 Alta 2, 4, 6, 8 POTENCIA3 222 ? ? 1999-09-13 2000-12-29
POTENCIA3 Alta PODER3-II 375 ? ? 2000-07-18 2002-12-27
POWER3 Delgado 12 POTENCIA3 200 ? ? 1999-09-01 2000-06-30
POWER3 Delgado PODER3-II 375 ? ? 2000-02-07 2003-04-08
POWER3 Delgado 450 ? ? 2002-01-22
POWER3 Ancho 12 POTENCIA3 200 ? ? 1999-02-01 2000-06-30
POWER3 Ancho 2, 4 PODER3-II 375 ? ? 2000-02-07 2003-04-08
POWER3 Ancho 2, 4 450 ? ? 2002-01-22

Véase también

Notas

  1. ↑ InsideOut, 1999 , pág. 5-7.
  2. ↑ Lo último sobre los Juegos Olímpicos de verano, a través de Internet . Fecha de acceso: 23 de octubre de 2013. Archivado desde el original el 29 de octubre de 2013.
  3. ↑ Thomas C. AGOSTON IBM Asia-Pacífico // Juegos Olímpicos de Internet: el papel de Internet en los Juegos Olímpicos de Invierno de Nagano de 1998 . Fecha de acceso: 23 de octubre de 2013. Archivado desde el original el 29 de octubre de 2013.
  4. ↑ Adentro, 1998 , p. 27

Literatura

Enlaces