Circuito integrado resistente a la radiación : un circuito integrado que tiene mayores requisitos de resistencia a fallas causadas por la exposición a la radiación . Las principales áreas de aplicación de tales circuitos son naves espaciales , equipo militar y electrónica médica.
Las partículas de alta energía, al desacelerarse en el material del cuerpo de un dispositivo electrónico, generan radiación gamma , rayos X e iones pesados . Estas partículas ionizan las estructuras del transistor CMOS , en particular la puerta y el óxido de la puerta. Como resultado, los parámetros de los transistores cambian, tales como: corrientes de fuga , tiempos de subida y bajada de los frentes. El grado de destrucción del circuito integrado aumenta tanto con el crecimiento de la dosis total de radiación recibida como con el crecimiento de la intensidad de la radiación externa.
Una gran dosis instantánea de radiación puede causar un pulso de voltaje en los rieles de alimentación, lo que conduce a: fallas de conmutación aleatorias ( ing. Single Event Transient, SET ), al enganche de transistores ( ing. latch-up ), así como para dañar los conductores de energía.
Un aumento en la corriente de fuga aumenta la potencia disipada en el estado apagado del transistor, lo que puede provocar el sobrecalentamiento y la destrucción térmica del transistor.
Los problemas más comunes están causados por los llamados efectos aleatorios ( Single Event Effects, SEE ), que se producen cuando el circuito integrado es irradiado con partículas pesadas ( rayos cósmicos , protones , electrones , partículas alfa , neutrones térmicos , etc.). Al atravesar la mayor parte del semiconductor , dejan tras de sí una pista (rastro) de portadores de carga gratuitos . Esto conduce a la generación de pares electrón-hueco en el óxido de puerta de los circuitos CMOS convencionales.
La mayoría de las veces, el impacto aleatorio conduce a fallas únicas ( Single-event Malestar, SEU ) . Por lo general, tales eventos ocurren en celdas de memoria o en disparadores estáticos cuando los iones los golpean. El pulso de corriente resultante transfiere la celda o disparador al estado opuesto (esto es equivalente al comando de software "no", es decir, inversión bit a bit). Habiendo detectado tal evento, sus consecuencias pueden eliminarse fácilmente sobrescribiendo el estado incorrecto. Cuanto más pequeño sea el transistor, menor será la cantidad de carga requerida para cambiar el estado del circuito y mayor será la probabilidad de una sola falla. Como resultado, existe un factor que limita el tamaño mínimo de los transistores adecuados para operar en condiciones de radiación.
Otra consecuencia de la exposición aleatoria es el chasquido de los transistores. La razón por la que los transistores se enganchan radica en la presencia de estructuras parásitas construidas con tecnología CMOS en circuitos integrados a partir de pares de transistores pnp y npn, que juntos forman un circuito cercano a un tiristor . El alto potencial causado por el ion forma un pulso de corriente que abre dicho "tiristor", y esto ya conduce a la aparición de una gran corriente a través de las estructuras del transistor, y esta corriente no disminuye incluso después de eliminar el alto potencial causado. por el ion. Como resultado, el dispositivo se sobrecalienta y puede fallar por completo.
Para mejorar la resistencia a la radiación de los circuitos integrados, se utilizan una serie de medidas en todas las etapas del diseño: la elección de soluciones de circuito, modelado CAD , fabricación, embalaje .
El método más utilizado es la tecnología de silicio sobre aislante ( SOI ) . Consiste en introducir una capa de oxígeno en la superficie del sustrato , que al calentarse forma una capa continua de óxido de silicio con un espesor de unas 0,2 micras. Esta capa aísla el canal CMOS del sustrato de silicio.
Tal esquema de diseño reduce las corrientes de fuga, las capacitancias parásitas y elimina la formación de "tiristores".
Para aplicaciones espaciales y militares, es necesario aumentar significativamente la resistencia del óxido profundo, de lo contrario, la carga inducida por la radiación gamma finalmente ingresa al óxido y luego se recombina en la interfaz SiO 2 -Si, cambiando el voltaje de umbral del transistor. Para combatir este fenómeno, se organiza una oportunidad para que la carga fluya desde el área de contacto de óxido y silicio hacia el bus de tierra. La desventaja de esta técnica de circuito es una reducción del 30% en el área utilizable, por lo que esta técnica no se usa en aplicaciones comerciales no relacionadas con actividades espaciales.
El costo del dispositivo final producido por el proceso tecnológico " silicon-on-insulator " ( ing. Silicon-on-insulator, SOI ) puede ser de 5 a 10 veces mayor que el costo de producción utilizando la tecnología CMOS convencional.
El método se basa en la creación de varios dispositivos similares y la selección del valor final del estado del dispositivo por parte del circuito de votación en función de los valores en las salidas de estos dispositivos. Troping le permite eliminar por completo las consecuencias de fallas individuales. La radiación puede cambiar el estado de dicho circuito solo cuando varios nodos sufren a la vez. Sin embargo, este enfoque conduce a un aumento en el área de matriz requerida y aumenta los retrasos y el consumo de energía.
Hay circuitos más complejos que no solo proporcionan el valor correcto, sino que también restauran el estado de los nodos afectados; la retroalimentación está organizada para esto.
Los flip-flops a veces están equipados con subsistemas que evitan que cambien durante el tiempo de recombinación de las cargas generadas por el ion invasor. La desventaja de este método es la reducción del rendimiento del sistema en su conjunto.
Codificación antiinterferencias : muchos fabricantes utilizan bits de paridad o códigos de corrección ( en inglés ECC ) para proteger grandes cantidades de memoria. Sin embargo, cuando la memoria se expone a neutrones de energía relativamente alta, surgen partículas cargadas secundarias que son capaces de iniciar la conmutación de varias celdas a la vez; en tales casos, la verificación de paridad ya no puede detectar un error.
Otro enfoque es almacenar varios estados de línea de datos en algún intervalo y luego votar en función de los estados guardados. Si el intervalo de conservación es más largo que el tiempo de acción de una partícula cargada en un circuito integrado, entonces tal organización protege bien contra efectos únicos. Sin embargo, este método es sensible a fallas en la línea del reloj y también aumenta el área del circuito del nodo en aproximadamente un factor de tres.