AdvancedTCA ( Eng. Advanced Telecommunications Computing Architecture , una de las posibles traducciones - arquitectura informática avanzada para telecomunicaciones) es un estándar para sistemas de telecomunicaciones modulares desarrollado por el grupo PICMG a principios de la década de 2000. [1] [2] El estándar describe las dimensiones de las placas de circuito impreso (blades) y el sistema para su conexión a través de un backplane de alta velocidad en el chasis. Originalmente estaba destinado a equipos de telecomunicaciones troncales, pero luego también comenzó a usarse en las industrias aeroespacial y de defensa [3] .
La Arquitectura de Computación de Telecomunicaciones Avanzada es una nueva generación de plataformas de computación de telecomunicaciones estandarizadas. Fue desarrollado con la participación de más de 100 fabricantes de equipos industriales y de telecomunicaciones bajo el liderazgo de PICMG ( PCI Industrial Computer Manufacturers Group). Fue una respuesta a los requisitos de la industria de las telecomunicaciones, que no podía satisfacer el estándar CompactPCI existente .
Las placas del módulo ATCA tienen 322,25 mm de alto x 280 mm de ancho [1] [2] [4] con un panel frontal de metal y una cubierta de metal que cubre completamente el lado izquierdo del módulo, hacia el cual se enfrenta la parte inferior de la PCB, para reducir la interferencia electromagnética entre módulos adyacentes en el sistema.
Se pueden utilizar módulos ATCA que son portadores de módulos AdvancedMC [1] [2] [5] .
El chasis AdvancedTCA contiene un backplane con conectores (backplane). El panel proporciona conexiones de descarga punto a punto entre módulos y no es un bus común. Los conectores del panel se dividen en 3 zonas. [1] [2] La zona 1 contiene contactos de alimentación de -48 V CC y señales de control del módulo. La zona 2 proporciona conectividad a la interfaz base y la interfaz de estructura . La interfaz Fabric proporciona un par diferencial de 100 Ω (ohm). Cualquier estándar de comunicación que sea compatible con estos pares diferenciales puede operar sobre la interfaz de estructura de la Zona 2 [6] .
El propósito de los contactos en la zona 3 es definido por el usuario, por lo general se utilizan para conectar módulos conectados en la parte frontal a módulos conectados en el lado opuesto de la placa posterior ( Módulo de transición posterior, módulos de E/S posteriores). También en la zona 3 puede haber un backplane especial para transmitir señales no definidas en la especificación AdvancedTCA.
La especificación AdvancedTCA Fabric utiliza el concepto de ranuras lógicas para describir las interconexiones. Las tarjetas que contienen elementos de conmutación se instalan en las ranuras lógicas 1 y 2.
Las placas de administración del chasis se comunican con otras placas y unidades reemplazables en campo (FRU) mediante protocolos IPMI ( Interfaz de administración de plataforma inteligente ) que se ejecutan en buses I²C en la zona 1.
La Interfaz Base es la principal en la zona 2 y proporciona 4 pares diferenciales por canal ( Canal Base ). Se implementa la topología de doble estrella, a menudo utilizada para administración, actualización de código, arranque del sistema operativo, etc. Utiliza los protocolos Ethernet 10BASE-T, 100BASE-TX o 1000BASE-T, es decir, todos los módulos están conectados a la red interna.
La interfaz Fabric admite varios protocolos y puede tener varias topologías (Dual-Star, Dual-Dual-Star, Mesh, Replicated-Mesh). Proporciona 8 pares de diferencias por canal ( Channel Fabric ). Cada cuerda se puede dividir en 4 puertos de 2 pares. A través de la interfaz Fabric, los datos se transmiten entre módulos y hacia la red externa. A menudo se utiliza SerDes Gigabit Ethernet , y también se utilizan Fibre Channel , XAUI 10-Gigabit Ethernet, InfiniBand , PCI Express , Serial RapidIO y otros protocolos compatibles. A partir de la especificación de canal de fibra/Ethernet PICMG 3.1, se puede utilizar IEEE 100GBASE-KR4 además de los IEEE 40GBASE-KR4, 10GBASE-KX4, 10GBASE-KR, XAUI definidos anteriormente.
También se proporciona una interfaz de reloj de sincronización utilizando MLVDS ( Multipoint LVDS ) en múltiples buses de 130 Ω.