EPIC (arquitectura de microprocesador)
La versión actual de la página aún no ha sido revisada por colaboradores experimentados y puede diferir significativamente de la
versión revisada el 23 de diciembre de 2016; las comprobaciones requieren
12 ediciones .
EPIC ( inglés computación de instrucción explícitamente paralela - " computación con paralelismo explícito de instrucciones de máquina ") es una clase de arquitecturas de microprocesador con paralelismo explícito de instrucciones. El término fue introducido en 1997 por la alianza HP e Intel [1] para la próxima arquitectura Intel Itanium [2] . EPIC permite que el microprocesador ejecute instrucciones en paralelo con base en la información del compilador , en lugar de detectar la posibilidad de operación paralela de instrucciones usando circuitos especiales en tiempo de ejecución. En teoría, esto podría facilitar la escala de la potencia de procesamiento del procesador sin aumentar la velocidad del reloj.
Orígenes de la VLIW
En 1989, los investigadores de Hewlett-Packard llegaron a la conclusión de que la cantidad de instrucciones que un procesador RISC puede ejecutar en un ciclo es limitada. Se inició el desarrollo de una nueva arquitectura basada en la arquitectura VLIW y denominada EPIC [2] . Para los procesadores de arquitectura VLIW , una instrucción (una palabra de instrucción) codifica varias operaciones; las operaciones son realizadas simultáneamente por diferentes unidades de ejecución del procesador.
Objetivos de desarrollo EPIC:
- eliminación del planificador de instrucciones del procesador ;
- un aumento en la cantidad de instrucciones que el procesador es capaz de ejecutar simultáneamente (en inglés , instrucción nivel paralelismo - instrucción paralelismo ).
El programador de instrucciones es un dispositivo con lógica compleja que forma parte del procesador y está diseñado para determinar el orden en que se ejecutan las instrucciones. La eliminación del programador de instrucciones liberó espacio dentro del procesador para otros dispositivos (como una ALU ). Las funciones del programador de instrucciones fueron asignadas al compilador .
Se logra un aumento en el grado de paralelismo de instrucciones utilizando la capacidad del compilador para buscar instrucciones independientes.
Las arquitecturas VLIW en su forma original tenían varios inconvenientes que impedían su adopción masiva:
- Los conjuntos de instrucciones VLIW no eran compatibles entre generaciones de procesadores (un programa compilado para un procesador que contiene más unidades de ejecución (por ejemplo, más ALU ) no puede ser ejecutado por un procesador que contiene menos unidades);
- los retrasos en la carga de datos de la jerarquía de memoria ( cachés , DRAM ) no eran completamente predecibles (debido a esto, la implementación de la programación estática de instrucciones para cargar y usar datos se volvió más complicada).
Evolución del VLIW
La arquitectura EPIC tiene las siguientes características para abordar las deficiencias de VLIW:
- Cada grupo de varias instrucciones se denomina paquete . Cada paquete puede tener un bit de parada, lo que indica que el siguiente grupo depende de los resultados de este. Tal bit le permite crear futuras generaciones de arquitectura con la capacidad de ejecutar más paquetes en paralelo. El compilador calcula la información de dependencia, por lo que el hardware no tiene que realizar comprobaciones adicionales para determinar la independencia de los operandos.
- La instrucción de captación previa del software se utiliza para la captación previa de datos . La prepaginación aumenta la posibilidad de que, cuando se ejecute el comando de carga, los datos ya estén en la memoria caché . También en esta instrucción puede haber instrucciones adicionales para elegir diferentes niveles de caché para datos.
- La instrucción de carga especulativa se utiliza para cargar datos antes de que se sepa si se utilizarán ( omitiendo las dependencias de control ) o se cambiarán antes de su uso ( omitiendo las dependencias de datos ).
- Verifique que las instrucciones de carga ayuden a las instrucciones de carga especulativas al verificar si una instrucción de carga dependía de una escritura posterior. Si existe tal dependencia, la descarga especulativa debe repetirse.
La arquitectura EPIC también incluye varios conceptos ( grab-bag ) para aumentar el ILP (Instruction Parallelism):
- La predicción de bifurcación se utiliza para reducir la frecuencia de bifurcación y aumentar la ejecución especulativa de instrucciones. En el último caso, la bifurcación condicional se convierte para llenar registros de predicados, luego se ejecutan ambas bifurcaciones. El resultado de la bifurcación que no debería haberse ejecutado se cancela por el valor del registro predicado.
- Excepciones diferidas usando el bit Not a thing en registros de propósito general. Permiten que la ejecución especulativa continúe incluso después de las excepciones.
- Archivo de registro extremadamente grande para evitar la necesidad de cambiar el nombre de los registros .
- Las instrucciones de bifurcación multidestino mejoran la predicción de bifurcación al combinar múltiples bifurcaciones alternas en un solo paquete.
La arquitectura Itanium también agregó un archivo de registro giratorio [3] , que es necesario para simplificar la canalización de bucles de software ( canalización de software ). Con un archivo de este tipo, no hay necesidad de desenrollar manualmente los ciclos ni de renombrar manualmente los registros [4] .
Otros desarrollos e investigaciones
Ha habido algunas investigaciones sobre arquitecturas EPIC que no están relacionadas con el desarrollo de Itanium.
- El proyecto IMPACT de la Universidad de Illinois en Urbana-Champaign, dirigido por Wen-mei Hwu , ha influido mucho en investigaciones posteriores.
- Arquitectura PlayDoh de HP-labs.
- Gelato Federation , una comunidad de desarrolladores para desarrollar mejores compiladores para Linux en servidores Itanium. ( Federación Heladera )
Véase también
Notas
- ↑ Schlansker y Rau EPIC: una arquitectura para procesadores paralelos de nivel de instrucción (PDF) (enlace no disponible) . HP Laboratories Palo Alto, HPL-1999-111 (febrero de 2000). Consultado el 8 de mayo de 2008. Archivado desde el original el 27 de abril de 2012. (indefinido)
- ↑ 1 2 La invención de Itanium: cómo los laboratorios de HP ayudaron a crear la arquitectura de chips de próxima generación (enlace muerto) . Laboratorios HP (junio de 2001). Consultado el 14 de diciembre de 2007. Archivado desde el original el 27 de abril de 2012. (indefinido)
- ↑ Procesadores de servidores modernos. Parte 2. Intel Itanium, HP PA8700, Alpha Archivado el 12 de enero de 2012.
- ↑ De Gelas, Johan Itanium–¿Hay luz al final del túnel? (enlace no disponible) . AnandTech (9 de noviembre de 2005). Consultado el 8 de mayo de 2008. Archivado desde el original el 27 de abril de 2012. (indefinido)
Enlaces