Memoria de alto ancho de banda

HBM ( memoria de alto ancho de banda ing. - memoria con alto ancho de banda): interfaz  RAM  de alto rendimiento para DRAM con una disposición multicapa de cristales en un microensamblaje de AMD y Hynix , utilizada en tarjetas de video y dispositivos de red de alto rendimiento [1 ] ; el principal competidor de la tecnología Hybrid Memory Cube de Micron [2] . AMD Fiji y AMD Arctic Islands son los primeros procesadores de video que utilizan HBM [3] .

HBM fue estandarizado por JEDEC en octubre de 2013 como JESD235 [4] , HBM2 fue estandarizado en enero de 2016 como JESD235a [5] . A mediados de 2016, se informó sobre el trabajo en HBM3 y una variante más económica de HBM, a veces denominada HBM2e [6] [7] [7] .

Tecnología

HBM proporciona un mayor rendimiento con un menor consumo de energía y un tamaño significativamente más pequeño en comparación con DDR4 o GDDR5 [8] . Esto se logra mediante el apilamiento de hasta ocho circuitos integrados DRAM (incluido un circuito base opcional con un controlador de memoria ) , que se interconectan mediante microbumps y a través de silicio .  

El bus HVM es mucho más ancho que la DRAM, en particular, la pila HVM DRAM de cuatro matrices (4-Hi) tiene dos canales de 128 bits por chip para un total de 8 canales y un ancho de 1024 bits, y un chip con cuatro 4 -Las pilas Hi-HBM tendrán un ancho de canal de memoria de 4096 bits (además, el ancho del bus de memoria GDDR es de 64 bits por canal) [9]

HBM 2

12 de enero de 2016 La memoria HBM2 se estandarizó como JESD235a. [5]

HBM2 permite apilar hasta 8 circuitos, duplicando el rendimiento.

Historia

AMD comenzó a desarrollar HBM en 2008 para abordar el consumo de energía cada vez mayor y la reducción del factor de forma de la memoria. Entre otras cosas, un grupo de empleados de AMD dirigido por Brian Black ha desarrollado tecnologías para apilar circuitos integrados. Socios: SK Hynix , UMC , Amkor Technology y ASE también participaron en el desarrollo [10] . La producción en masa comenzó en las fábricas de Hynix en Icheon en 2015.

Véase también

Notas

  1. Tendencias ISSCC 2014 Archivado desde el original el 6 de febrero de 2015. página 118 DRAM de gran ancho de banda
  2. ↑ ¿Hacia dónde se dirigen las interfaces DRAM? (enlace no disponible) . Consultado el 6 de abril de 2016. Archivado desde el original el 15 de junio de 2018. 
  3. Morgan, Timothy Pricket . Las futuras GPU Nvidia 'Pascal' incluyen memoria 3D, interconexión local , EnterpriseTech (25 de marzo de 2014). Archivado desde el original el 26 de agosto de 2014. Consultado el 26 de agosto de 2014.  "Nvidia adoptará la variante de memoria de alto ancho de banda (HBM) de DRAM apilada que fue desarrollada por AMD e Hynix".
  4. Memoria de ancho de banda alto (HBM) DRAM (JESD235) Archivado el 18 de marzo de 2017 en Wayback Machine , JEDEC, octubre de 2013
  5. 1 2 JESD235a: memoria de alto ancho de banda 2 (12 de enero de 2016). Consultado el 6 de abril de 2016. Archivado desde el original el 7 de junio de 2019.
  6. SK Hynix, Samsung y Micron Talk HBM, HMC, DDR5 en Hot Chips 28 . Consultado el 20 de noviembre de 2016. Archivado desde el original el 21 de noviembre de 2016.
  7. 1 2 Smith, Ryan JEDEC actualiza el estándar de memoria HBM2 a 3,2 Gbps;  La memoria Flashbolt de Samsung se acerca a la producción . anandtech.com . Consultado el 15 de agosto de 2020. Archivado desde el original el 1 de octubre de 2020.
  8. HBM: solución de memoria para procesadores que consumen mucho ancho de banda. Archivado el 24 de abril de 2015. , Joonyoung Kim y Younsu Kim, SK hynix // Hot Chips 26 de agosto de 2014
  9. Aspectos destacados del estándar HighBandwidth Memory (HBM) Archivado el 13 de diciembre de 2014 en Wayback Machine .
  10. [1] Archivado el 15 de marzo de 2021 en Wayback Machine High-Bandwidth Memory (HBM) de AMD: Making Beautiful Memory

Enlaces