KOMDIV-64
La versión actual de la página aún no ha sido revisada por colaboradores experimentados y puede diferir significativamente de la
versión revisada el 3 de marzo de 2020; las comprobaciones requieren
12 ediciones .
KOMDIV-64 (microprocesador transportador de un solo chip para computación intensiva) es una familia de microprocesadores de 64 bits desarrollados en el Instituto de Investigación para la Investigación de Sistemas (NIISI) de la Academia Rusa de Ciencias . Los chips se producen tanto internamente (producción de microcircuitos para uso espacial) como por empresas extranjeras (producción de microcircuitos para uso industrial): las taiwanesas TSMC y UMC , la estadounidense GlobalFoundries y la alemana X-Fab [1] . Todos los procesadores de la serie están diseñados principalmente para aplicaciones informáticas industriales y de alto rendimiento.
Los microprocesadores implementan el conjunto de instrucciones de la arquitectura MIPS IV (ISA)
.
Resumen
| Designacion
|
Nombre
|
Número de
núcleos
|
Inicio
de lanzamiento
|
Proceso
(nm)
|
Frecuencia de reloj
(MHz)
|
notas
|
| 1990VM3T
|
|
una
|
2008?
|
350
|
?
|
[2] [3] [4]
|
| 1890VM5F
|
KOMDIV64-SMP
|
una
|
2007?
|
350
|
350
|
[2] [3] [4]
|
| 1890VM6Ya
|
KOMDIV64-RIO
|
una
|
2011
|
180
|
270
|
[2] [3] [4] [5]
|
| 1890VM7Ya
|
KOMDIV128-RIO
|
una
|
2011
|
180
|
200
|
[2] [3] [4] [6]
|
| 1890ВМ8Я
|
KOMDIV64-M
|
2
|
2015
|
sesenta y cinco
|
800
|
[2] [4] [7]
|
| 1890VM9Ya
|
KOMDIV128-M
|
2
|
2016
|
sesenta y cinco
|
1000
|
[2] [4]
|
| 1907BM028
|
KOMDIV64-KNI
|
una
|
2016
|
250
|
150
|
Radiorresistente [2] [4] [8]
|
| 1890VM118
|
?
|
2
|
2019
|
28
|
1300
|
|
Tipos de chips
1990VM3T
1890VM5F "KOMDIV64-SMP"
- Tecnología Proceso CMOS de 0,35 µm
- Caché de instrucciones L1 de 16 KB y caché de datos L1 de 16 KB, caché L2 de 256 KB
- secuencial, superescalar , 2 instrucciones por reloj; Canalización de enteros de 5 etapas , canalización de punto flotante de 7 etapas
- 26,6 millones de transistores
- compatible con PMC-Sierra RM7000
- Rendimiento: 0,68 dhrystones /MHz, 1,03 Whetstones /MHz, 1,09 coremarks/MHz [9]
1890ВМ6Я "KOMDIV64-RIO"
- Tecnología CMOS de 0,18 µm
- Caché de instrucciones L1 de 16 KB y caché de datos L1 de 16 KB, caché L2 de 256 KB
- Paquete BGA de 680 pines
- Sistema en un chip (SoC) que incluye controlador PCI , 5 temporizadores de 64 bits basados en Rapidio , interfaz Ethernet 100/10 Mbps, interfaz USB 2.0 , interfaz I2C
- rendimiento: 0,90 dhrystones/MHz, 1,32 barras/MHz, 1,47 coremarks/MHz
1890ВМ7Я "KOMDIV128-RIO"
1890ВМ8Я "KOMDIV64-M"
1890ВМ9Я "KOMDIV128-M"
1907VM028 KOMDIV64-KNI
1890VM118
Véase también
Enlaces
- ^ División de desarrollo de sistemas informáticos . NIISI RAS . Consultado el 9 de septiembre de 2016. Archivado desde el original el 10 de mayo de 2017. (indefinido)
- ↑ 1 2 3 4 5 6 7 Desarrollo de VLSI - Desarrollo de microprocesadores con la arquitectura KOMDIV . NIISI RAS . Consultado el 6 de septiembre de 2016. Archivado desde el original el 9 de julio de 2017. (indefinido)
- ↑ 1 2 3 4 Chips de computadora, incluidos microprocesadores, microcomputadoras, procesadores de señales digitales y controladores (enlace inaccesible) . Promelectronics VPK. Consultado el 22 de marzo de 2017. Archivado desde el original el 28 de marzo de 2017. (indefinido)
- ↑ 1 2 3 4 5 6 7 8 Productos nacionales . JSC ENPO HECHIZOS. Consultado el 1 de septiembre de 2016. Archivado desde el original el 6 de septiembre de 2017. (indefinido)
- ↑ Chip 1890VM6YA/1890VM6AYA/1890VM6BYA . NIISI RAS . Consultado el 12 de septiembre de 2016. Archivado desde el original el 10 de mayo de 2017. (Ruso)
- ↑ Microcircuito 1890VM7Ya . NIISI RAS . Consultado el 12 de septiembre de 2016. Archivado desde el original el 10 de mayo de 2017. (indefinido)
- ↑ Microcircuito 1890VM8Ya . NIISI RAS . Consultado el 13 de septiembre de 2016. Archivado desde el original el 10 de mayo de 2017. (indefinido)
- ↑ Microcircuito 1907VM028, 1907VM02H4 . NIISI RAS . Consultado el 24 de marzo de 2017. Archivado desde el original el 25 de marzo de 2017. (indefinido)
- ↑ Chibisov, Petr Alexandrovich Lanzamiento del sistema operativo Linux como etapa de prueba funcional de microprocesadores p. 12–14. NII SI (28.09.2012). Consultado el 13 de abril de 2017. Archivado desde el original el 7 de agosto de 2017. (indefinido)