VHDL

VHDL
clase de idioma Lenguaje de descripción de hardware y lenguaje de programación
Apareció en 1983
Liberar
  • IEEE 1076-2019
sistema de tipos estricto
sido influenciado Ada , Pascual
Sitio web vhdl.org
 Archivos multimedia en Wikimedia Commons

VHDL ( V HSIC  ( Circuitos integrados de muy alta velocidad) Lenguaje de descripción de hardware ) es un lenguaje para describir hardware de circuitos integrados. El lenguaje de diseño VHDL es el lenguaje básico en el desarrollo de hardware para los sistemas informáticos modernos.

Creando un VHDL

Fue desarrollado en 1983 por orden del Departamento de Defensa de los Estados Unidos con el objetivo de describir formalmente circuitos lógicos para todas las etapas del desarrollo de sistemas electrónicos, desde módulos de microcircuitos hasta grandes sistemas informáticos.

Inicialmente, el lenguaje estaba destinado al modelado, pero luego se separó de él un subconjunto sintetizable . Escribir un modelo en un subconjunto sintetizado le permite implementar la síntesis automática de un circuito que es funcionalmente equivalente al modelo original. Mediante el lenguaje VHDL es posible diseñar en varios niveles de abstracción (comportamental o algorítmica, transferencias de registros, estructural), de acuerdo con los términos de referencia y las preferencias del desarrollador. Se establece la posibilidad de diseño jerárquico, que se realiza tanto como sea posible en proyectos extremadamente grandes con la participación de un gran grupo de desarrolladores. Parece posible distinguir los siguientes tres componentes del lenguaje:

Normas 1987 , 1991 , 1993 , 1996 , 1997 , 1999 , 2000 , 2002 y 2008 _ muchas de sus mejoras son fijas, por ejemplo, partiendo del estándar VHDL-2000, el lenguaje adquiere las bases de un paradigma orientado a objetos . VHDL-93 es el último estándar CAD totalmente compatible. .

VHDL se creó como una herramienta para describir sistemas digitales, pero hay un subconjunto del lenguaje: VHDL AMS (Señal mixta analógica), que le permite describir circuitos puramente analógicos y mixtos (híbridos), digital-analógico.

Estándares

Patrocinador: Comité de Estándares de Automatización de Diseño de la IEEE Computer Society, Aprobado: 26 de julio de 2002, American National Standards Institute, Aprobado: 21 de marzo de 2002, Junta de Normas IEEE-SA Aprobado: 26 de septiembre de 2008 IEEE SA-Standards Board

Hardware de código abierto usando VHDL

Las descripciones de los microprocesadores abiertos ERC32 ( SPARC V7) y LEON (SPARC V8) se han creado en lenguaje VHDL . El código fuente está disponible bajo las licencias LGPL y GPL , respectivamente.

Verificación en VHDL

Basado en el lenguaje VHDL'2008, se ha desarrollado la Metodología de Verificación VHDL Open Source ( OS-VVM ), que permite implementar cobertura funcional y generación controlada de pruebas pseudoaleatorias, que se utiliza en la verificación de bloques funcionales digitales. Se han escrito varios paquetes VHDL de código abierto dentro de OS-VVM, que le permiten generar pruebas pseudoaleatorias y una cobertura funcional inteligente en sus proyectos utilizando las funciones descritas en los paquetes propuestos CoveragePkgy RandomPkg. OS-VVM proporciona funciones similares a las de otros lenguajes de verificación ( SystemVerilog o e ).

Notas

Literatura

Véase también

Enlaces