Medio sumador

Un medio sumador  es un circuito lógico combinacional que tiene dos entradas y dos salidas (un sumador de dos bits, un sumador binario). El medio sumador te permite calcular la suma de A + B , donde A y B  son los dígitos (bits) de un número normalmente binario, y el resultado serán dos bits S y C , donde S  es el bit del módulo de la suma 2, y C  es el bit de acarreo.

Hay sumadores y medios sumadores que no funcionan en lógica binaria.

Se diferencia de un sumador completo en que no tiene una entrada de acarreo del bit anterior. Para construir un sumador completo, debe tener una entrada de acarreo adicional del bit anterior, por lo que el sumador completo tiene 3 entradas.

Un sumador completo binario se construye a partir de dos medios sumadores y un elemento lógico 2OR, razón por la cual el circuito en cuestión se llama medio sumador.

Los medios sumadores se utilizan para construir sumadores completos .

Historia

Medio sumador binario

El medio sumador binario se puede definir de tres maneras:

  1. tabular, en forma de tablas de verdad ,
  2. analítico, en forma de fórmulas ( SDNF ),
  3. gráfico, en forma de diagramas lógicos.

Dado que las fórmulas y los circuitos se pueden transformar de acuerdo con el álgebra de la lógica, muchas fórmulas y circuitos diferentes pueden corresponder a una tabla de verdad de un medio sumador binario. Por lo tanto, el método tabular para determinar el medio sumador binario es el principal.

El medio sumador binario genera dos funciones lógicas binarias binarias (dos operandos): esta es la suma módulo dos , de lo contrario, esta función se llama O EXCLUSIVO ( XOR ) - genera el bit de suma S y la función AND ( AND ) - genera el lleva el bit C.

S
una una 0
0 0 una
0 una
C
una 0 una
0 0 0
0 una

o en otra forma:

x 0 = A una 0 una 0
x 1 = B una una 0 0 Nombre de la acción (función) número de función
S 0 una una 0 Suma bit módulo 2 F2.6
C una 0 0 0 bit de transporte F2.8
El acarreo distinto de cero se forma en 1 caso de 4.

SDNF suma módulo 2:

bit de acarreo SDNF :

El semisumador "Model K Adder" de Stiebitz

El medio sumador Stiebits "Modelo K Adder" de demostración se utiliza con fines educativos y consta de: dos celdas galvánicas conectadas en serie, de 1,5 voltios cada una, con un voltaje total de 3 voltios, dos botones para ingresar dos bits de argumentos A y B , dos relés electromagnéticos, que realizan la función lógica binaria binaria de la suma módulo 2 y la función lógica binaria binaria del bit de acarreo en la suma binaria, y dos bombillas incandescentes de 3 voltios para indicar el bit de suma módulo 2 ( S ) y el bit de acarreo ( C ) [1]

Medio sumador ternario

Dado que hay dos sistemas numéricos ternarios  : asimétrico, en el que no hay un valor mayor que "1" en la descarga de transferencia, y simétrico (Fibonacci), en el que los tres estados trit son posibles en la descarga de transferencia, y al menos tres físicos implementaciones de sistemas ternarios: un solo cable de tres niveles, dos niveles de dos cables (BCT) y una sola unidad de tres bits de dos niveles, entonces puede haber una gran variedad de medios sumadores ternarios.

El medio sumador ternario en el sistema numérico ternario asimétrico es la unión de dos funciones lógicas ternarias binarias  : "suma de módulo 3" y "bit de acarreo en suma ternaria".

S
2 2 0 una
una una 2 0
0 0 una 2
0 una 2
C
2 0 una una
una 0 0 una
0 0 0 0
0 una 2

o en otra forma:

x 1 = x 2 2 2 una una una 0 0 0
x0 = y 2 una 0 2 una 0 2 una 0 Nombre de la acción (función) número de función
S una 0 2 0 2 una 2 una 0 Trit suma módulo 3
C una una 0 una 0 0 0 0 0 Trato de transferencia

El medio sumador ternario en el sistema numérico ternario simétrico también es un semi-restador y es una unión de dos funciones lógicas ternarias binarias  : "dígito inferior (trit) de la suma-diferencia" y "dígito superior (trit) de la suma -diferencia (dígito de transferencia durante la suma-resta en el sistema numérico simétrico ternario).

S
+1 0 +1 -una
0 -una 0 +1
-una +1 -una 0
-una 0 +1
C
+1 0 0 +1
0 0 0 0
-una -una 0 0
-una 0 +1

o en otra forma:

x 1 = x una una una 0 0 0 7 7 7
x0 = y una 0 7 una 0 7 una 0 7 Nombre de la acción (función) número de función
S 7 una 0 una 0 7 0 7 una Trit suma menor F710107071=F-4160
C una 0 0 0 0 0 0 0 7 Mayor suma trit (carry trit) F100000007=F6560

El número "7" aquí significa "-1"

El acarreo distinto de cero se forma en 2 de 9 casos.

El medio sumador ternario de tres niveles se describe en [3] .

En [4] , en la sección Suma BCT, en la subsección (f) se proporciona un medio sumador ternario de dos bits, dos hilos, binario (dos operandos) de un bit (BCT) que opera en un sistema numérico ternario no simétrico . Diagrama de circuito y, con el nombre erróneo "sumador BCT de dos bits", en [5] en la figura.

La figura de la derecha muestra un diagrama de un medio sumador asimétrico ternario en un sistema de una unidad de tres bits de elementos lógicos ternarios, descrito en [6] .

En [7] se describe un medio sumador de un bit con simetría especular ternaria .

Semisumador decimal

Consta de dos mesas de 10x10 de tamaño. La primera tabla - sumas módulo 10, la segunda tabla - unidades de transferencia para suma decimal binaria (dos operandos) [8] .

S
9 9 0 una 2 3 cuatro 5 6 7 ocho
ocho ocho 9 0 una 2 3 cuatro 5 6 7
7 7 ocho 9 0 una 2 3 cuatro 5 6
6 6 7 ocho 9 0 una 2 3 cuatro 5
5 5 6 7 ocho 9 0 una 2 3 cuatro
cuatro cuatro 5 6 7 ocho 9 0 una 2 3
3 3 cuatro 5 6 7 ocho 9 0 una 2
2 2 3 cuatro 5 6 7 ocho 9 0 una
una una 2 3 cuatro 5 6 7 ocho 9 0
0 0 una 2 3 cuatro 5 6 7 ocho 9
0 una 2 3 cuatro 5 6 7 ocho 9
C
9 0 una una una una una una una una una
ocho 0 0 una una una una una una una una
7 0 0 0 una una una una una una una
6 0 0 0 0 una una una una una una
5 0 0 0 0 0 una una una una una
cuatro 0 0 0 0 0 0 una una una una
3 0 0 0 0 0 0 0 una una una
2 0 0 0 0 0 0 0 0 una una
una 0 0 0 0 0 0 0 0 0 una
0 0 0 0 0 0 0 0 0 0 0
0 una 2 3 cuatro 5 6 7 ocho 9

Semisumador hexadecimal

Consta de dos mesas de 16x16 de tamaño. La primera tabla - suma módulo 16, la segunda tabla - unidades de transferencia para suma hexadecimal binaria (dos operandos).

S
F F 0 una 2 3 cuatro 5 6 7 ocho 9 A B C D mi
mi mi F 0 una 2 3 cuatro 5 6 7 ocho 9 A B C D
D D mi F 0 una 2 3 cuatro 5 6 7 ocho 9 A B C
C C D mi F 0 una 2 3 cuatro 5 6 7 ocho 9 A B
B B C D mi F 0 una 2 3 cuatro 5 6 7 ocho 9 A
A A B C D mi F 0 una 2 3 cuatro 5 6 7 ocho 9
9 9 A B C D mi F 0 una 2 3 cuatro 5 6 7 ocho
ocho ocho 9 A B C D mi F 0 una 2 3 cuatro 5 6 7
7 7 ocho 9 A B C D mi F 0 una 2 3 cuatro 5 6
6 6 7 ocho 9 A B C D mi F 0 una 2 3 cuatro 5
5 5 6 7 ocho 9 A B C D mi F 0 una 2 3 cuatro
cuatro cuatro 5 6 7 ocho 9 A B C D mi F 0 una 2 3
3 3 cuatro 5 6 7 ocho 9 A B C D mi F 0 una 2
2 2 3 cuatro 5 6 7 ocho 9 A B C D mi F 0 una
una una 2 3 cuatro 5 6 7 ocho 9 A B C D mi F 0
0 0 una 2 3 cuatro 5 6 7 ocho 9 A B C D mi F
0 una 2 3 cuatro 5 6 7 ocho 9 A B C D mi F
C
F 0 una una una una una una una una una una una una una una una
mi 0 0 una una una una una una una una una una una una una una
D 0 0 0 una una una una una una una una una una una una una
C 0 0 0 0 una una una una una una una una una una una una
B 0 0 0 0 0 una una una una una una una una una una una
A 0 0 0 0 0 0 una una una una una una una una una una
9 0 0 0 0 0 0 0 una una una una una una una una una
ocho 0 0 0 0 0 0 0 0 una una una una una una una una
7 0 0 0 0 0 0 0 0 0 una una una una una una una
6 0 0 0 0 0 0 0 0 0 0 una una una una una una
5 0 0 0 0 0 0 0 0 0 0 0 una una una una una
cuatro 0 0 0 0 0 0 0 0 0 0 0 0 una una una una
3 0 0 0 0 0 0 0 0 0 0 0 0 0 una una una
2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 una una
una 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 una
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 una 2 3 cuatro 5 6 7 ocho 9 A B C D mi F

Véase también

Notas

  1. ↑ 1 2 http://www.computerhistory.org/collections/accession/XD127.80 Museo de Historia de la Computación
  2. ↑ http://www.computer-museum.ru/histussr/setun2.htm Copia de archivo fechada el 19 de julio de 2013 en la pequeña máquina digital automática Wayback Machine Setun. N. P. Brusentsov, E. A. Zhogolev, V. V. Verigin, S. P. Maslov, A. M. Tishulina
  3. ↑ http://spanderashvili.narod.ru/PA.pdf Copia de archivo fechada el 14 de febrero de 2019 en Wayback Machine Astrakhan State Technical University, Department of "Automated Information Processing and Control Systems", Cursos en la disciplina "Programación orientada a objetos " en la especialidad 220200 "Sistemas automatizados para el procesamiento y control de la información", Completado por A. V. Morozov, D. V. Spanderashvili, M. Yu. n., Asoc. Laptev VV, cap. XXIV Semisumador ternario. Astracán-2001
  4. ↑ http://www.dcs.gla.ac.uk/~simon/teaching/CS1Q-students/systems/tutorials/tut3sol.pdf Archivado el 21 de enero de 2022 en Wayback Machine CS1Q Computer Systems
  5. ↑ http://314159.ru/kushnerov/kushnerov1.pdf Copia de archivo fechada el 7 de octubre de 2013 en la tecnología digital Wayback Machine Ternary. Retrospectivo y presente
  6. ↑ Semisumador Trinity de tres bits (3B BCT) en sistema numérico no simétrico ternario . Consultado el 20 de noviembre de 2015. Archivado desde el original el 20 de noviembre de 2015.
  7. ↑ Computadoras Fibonacci. Suma y resta simétrica de espejo ternario (enlace inaccesible) . Consultado el 28 de septiembre de 2010. Archivado desde el original el 30 de octubre de 2010. 
  8. ↑ MA Kartsev. Aritmética de máquinas digitales. La edición principal de la literatura física y matemática de la editorial Nauka, 1969, páginas 576. 2. Sumadores y otros circuitos para realizar operaciones elementales. 2.3. Sumadores combinacionales de un solo dígito para decimales y otros sistemas numéricos. Página 71 . Consultado el 3 de abril de 2013. Archivado desde el original el 2 de abril de 2013.