Descifrador

Un decodificador (decodificador) ( ing. decodificador ) en electrónica digital es un circuito combinacional que convierte un código binario , ternario o de número k de n bits en un código de una unidad n-ario , donde está la base del sistema numérico . $\k^{n}$ $\k$

Un código de una unidad es una secuencia de bits que contiene sólo un bit / trit activo ; los bits/trits restantes de la secuencia están inactivos.

Bit/trit activo : bit/trit igual a uno o cero (depende de la implementación del decodificador/trit):

o igual al valor inverso ( NOT ) del bit/trit activo;
ya sea en el tercer estado de baja impedancia con una alta capacidad de carga o en un estado de alta impedancia con una capacidad de carga muy baja.

La señal lógica está activa en la salida cuyo número de secuencia corresponde al código binario, ternario o k-ario.

El decodificador binario ( k=2 ) funciona así:

una palabra binaria de n bits se alimenta a la entrada del decodificador . El número de combinaciones de entrada válidas de n bits es ; $2^{n}$
a la salida del decodificador se forma una palabra binaria a partir del número de bits menor o igual a . La palabra de salida siempre tiene un bit activo igual a 1 o 0, los bits restantes están inactivos. La actividad 0 o 1 depende de la implementación específica del decodificador. Los bits inactivos tienen todos el estado inverso del bit activo o se transfieren al tercer estado de alta impedancia . $2^{n}$

Los decodificadores son dispositivos que realizan funciones (operaciones) lógicas binarias , ternarias o k-arias .

Funciones lógicas de un decodificador binario

El decodificador binario funciona según el siguiente principio.

Deje que el decodificador tenga n entradas. Las entradas son una palabra binaria . En las salidas, se forma un código cuya profundidad de bits es menor o igual que . Se activa el dígito, cuyo número es igual a la representación numérica de la palabra de entrada. Bajo la actividad de la descarga se entiende la adopción del valor de una unidad lógica, un cero lógico o una transferencia a un estado de alta impedancia - una parada; el valor específico depende de la implementación del decodificador utilizada. El resto de los dígitos permanecen inactivos. La longitud de palabra máxima posible de la palabra de salida es . $x_{{n-1}}x_{{n-2}}...x_{0}$ $F_{0}F_{1}...$ $2^{n}$ $2^{n}$

El decodificador se llama completo si el número de salidas es igual a la máxima longitud de palabra posible de la palabra de salida ( ). El decodificador se llama incompleto si no se utiliza parte de los bits de entrada (es decir, el número de salidas es menor que ). $2^{n}$ $2^{n}$

Por ejemplo, si para un decodificador binario completo ( k=2 ) el número de bits de entrada es n=3 , y la palabra 010 2 =2 10 llega a la entrada, 2 3 = 8 bits estarán disponibles en la salida , de cuál solo uno estará activo: el segundo bit. Este bit será 1 o 0 (depende de la implementación), y los bits restantes estarán inactivos (0 o 1, o en un estado de alta impedancia ).

El funcionamiento de un decodificador de una unidad, cuyas señales de salida activas toman el valor de una unidad lógica, se describe mediante un sistema de conjunciones :

$F_{0}\ ={\bar x}_{{n-1}}{\bar x}_{{n-2}}...{\bar x}_{1}{\bar x}_ {0}$

$F_{1}\ ={\barra x}_{{n-1}}{\barra x}_{{n-2}}...{\barra x}_{1}x_{0}$

$F_{2}\ ={\bar x}_{{n-1}}{\bar x}_{{n-2}}...x_{1}{\bar x}_{0}$

…

$F_{{{2^{n}}-2}}=x_{{n-1}}x_{{n-2}}...x_{1}{\bar x}_{0}$

$F_{{{2^{n}}-1}}=x_{{n-1}}x_{{n-2}}...x_{1}x_{0}$

A menudo, los decodificadores se complementan con una entrada E (del inglés enable ) - "habilitar entrada de trabajo" (habilitar). Si esta entrada recibe una señal lógica activa (uno o cero), entonces una de las salidas del decodificador pasa al estado activo, de lo contrario, todas las salidas están inactivas, independientemente del estado de las entradas.

El funcionamiento de un decodificador de una sola unidad con una entrada adicional E se describe mediante el sistema de conjunciones :

$F_{0}\ ={\bar x}_{{n-1}}{\bar x}_{{n-2}}...{\bar x}_{1}{\bar x}_ {0}E$

$F_{1}\ ={\bar x}_{{n-1}}{\bar x}_{{n-2}}...{\bar x}_{1}x_{0}E$

$F_{2}\ ={\bar x}_{{n-1}}{\bar x}_{{n-2}}...x_{1}{\bar x}_{0}E$

…

$F_{{{2^{n}}-2}}=x_{{n-1}}x_{{n-2}}...x_{1}{\bar x}_{0}E$

$F_{{{2^{n}}-1}}=x_{{n-1}}x_{{n-2}}...x_{1}x_{0}E$

Por lo general, los chips decodificadores se fabrican con salidas inversas ( NOT ) (es decir, el bit activo seleccionado toma el valor de cero lógico).

La palabra binaria en la entrada del decodificador a menudo se denomina dirección .

Decodificadores de una unidad

Decodificador binario binario de una unidad.

La tabla de verdad de un decodificador binario de dos entradas con 4 salidas ( ) se muestra en la tabla: $2^{2}=4$

x0_ _	una	0	una	0
x1 _	una	una	0	0	salida activa	Número de referencia de la función

F0 _	0	0	0	una	F0 _	F2.1
F1 _	0	0	una	0	F1 _	F2.2
F2 _	0	una	0	0	F2 _	F2.4
F3 _	una	0	0	0	F3 _	F2.8

Decodificador binario de una unidad de tres entradas

La tabla muestra un diagrama de un decodificador binario completo de tres entradas implementado sobre elementos lógicos "AND" ( AND ) y su tabla de verdad .

Decodificador con 3 entradas de dirección y entrada de habilitación para 8 salidas (2 3 )

Diagrama de lógica	Dirección			Permiso	Estado de salida
Diagrama de lógica	A2 _	un 1	A0 _	mi	D7 _	D6 _	D5 _	D4 _	D3 _	D2 _	D1 _	D0 _

	0	0	0	0	X	X	X	X	X	X	X	X
	0	0	0	una	0	0	0	0	0	0	0	una
	0	0	una	0	X	X	X	X	X	X	X	X
	0	0	una	una	0	0	0	0	0	0	una	0
	0	una	0	0	X	X	X	X	X	X	X	X
	0	una	0	una	0	0	0	0	0	una	0	0
	0	una	una	0	X	X	X	X	X	X	X	X
	0	una	una	una	0	0	0	0	una	0	0	0
	una	0	0	0	X	X	X	X	X	X	X	X
	una	0	0	una	0	0	0	una	0	0	0	0
	una	0	una	0	X	X	X	X	X	X	X	X
	una	0	una	una	0	0	una	0	0	0	0	0
	una	una	0	0	X	X	X	X	X	X	X	X
	una	una	0	una	0	una	0	0	0	0	0	0
	una	una	una	0	X	X	X	X	X	X	X	X
	una	una	una	una	una	0	0	0	0	0	0	0
Decodificador implementado sobre elementos lógicos "AND" ( AND ).	El estado activo de las salidas es 1 lógico, inactivo - 0 lógico x - el estado inactivo de todas las salidas, para el diagrama que se muestra a la izquierda - 0 lógico.

Aumento de la capacidad de los decodificadores

A partir de circuitos lógicos que son decodificadores con entradas de habilitación, es posible construir decodificadores para un mayor número de entradas y salidas. Por ejemplo, a partir de dos decodificadores completos de tres entradas, puede construir un decodificador completo con 4 entradas y 16 salidas. En este caso, los 3 bits menos significativos de la palabra de entrada se alimentan a ambos decodificadores, y el 4.° bit de la palabra se envía a la entrada de permiso de uno de ellos (el más alto), el 4.° bit lógicamente invertido ( NO ) del La palabra se envía a la entrada de permiso del segundo decodificador (inferior).

Ejemplos de aplicación

Un decodificador binario de una unidad, cuya entrada se suministra con un código binario que aumenta secuencialmente en uno, genera una señal de "cero en ejecución" en la salida, que se usa ampliamente para controlar indicadores de matriz, indicadores de siete segmentos de varios dígitos , para sondear el teclado.

Un decodificador binario de una unidad conectado al bus de direcciones de un sistema de microprocesador se denomina decodificador de direcciones. Sus señales de salida, aplicadas a las entradas de permiso de lectura o escritura de los chips de registro , RAM o ROM , permiten iniciar una “dirección de dirección” a uno u otro dispositivo periférico conectado al bus de datos .

Se utiliza un decodificador especializado (que es esencialmente una ROM que produce palabras de 7 bits en respuesta a un código de dirección de 4 bits que le llega) para convertir el código binario en una pantalla de dígitos decimales en indicadores de siete segmentos .

Conversión inversa de códigos

La transformación inversa la realiza el codificador .

Véase también

Codificador (electrónica) .

Literatura

Ugryumov E.P. Circuitos digitales. - San Petersburgo: BHV-Petersburg, 2002. - 46 p. — ISBN 5-8206-0100-9
Shilo V. L. Microcircuitos TTL populares. M., Argos, 1993, ISBN 5-85549-004-1