Memoria flash

Un desarrollo natural de la idea de las células MLC fue la idea de escribir una señal analógica en la célula . El mayor uso de tales chips flash analógicos ha sido en la reproducción de fragmentos de sonido relativamente cortos en productos replicados baratos. Dichos microcircuitos se pueden usar en los juguetes más simples, tarjetas de sonido, contestadores automáticos, etc. [9]

NOR y NAND

La memoria flash difiere en el método de conectar celdas en una matriz.

El diseño NOR utiliza la clásica matriz bidimensional de conductores , en la que una celda se establece en la intersección de filas y columnas. En este caso, el conductor de la fila se conectó al drenaje del transistor y el conductor de la columna se conectó a la segunda puerta. La fuente estaba conectada a un sustrato común a todos.

El diseño de NAND es una matriz tridimensional. La base es la misma matriz que en NOR, pero en lugar de un transistor en cada intersección, se instala una columna de celdas conectadas en serie. En este diseño, se obtienen muchas cadenas de puertas en una intersección. La densidad de empaquetamiento se puede aumentar drásticamente (después de todo, solo un conductor de puerta se ajusta a una celda en una columna), pero el algoritmo para acceder a las celdas para leer y escribir se vuelve notablemente más complicado. Además, se instalan dos transistores MOS en cada línea: un transistor de control de línea de bit ( ing.  transistor de selección de línea de bit ), ubicado entre una columna de celdas y una línea de bit, y un transistor de control de tierra ubicado frente a tierra ( ing.  transistor de selección de tierra ).

La tecnología NOR le permite obtener un acceso rápido a cada celda individualmente, pero el área de la celda es grande. Por el contrario, las NAND tienen un área de celda pequeña, pero un acceso relativamente largo a un gran grupo de celdas a la vez. En consecuencia, el campo de aplicación difiere: NOR se usa tanto para la memoria directa de programas de microprocesador como para almacenar pequeños datos auxiliares.

Los nombres NOR y NAND provienen de la asociación del circuito para incluir celdas en una matriz con el circuito de chips lógicos CMOS : elementos NOR y NAND .

NAND se usa más comúnmente para unidades flash USB , tarjetas de memoria, SSD ; y NOR en sistemas embebidos .

Había otras opciones para combinar celdas en una matriz, pero no arraigaron.

• Programación de memoria flash

• Borrar memoria flash

Lectura

Para la lectura, se aplica un voltaje positivo a la puerta de control. Si no hay carga en la puerta flotante, entonces el transistor comenzará a conducir corriente. De lo contrario, no fluye corriente entre la fuente y el drenaje. Para las células MLC, se deben realizar varias mediciones.

Para leer una determinada celda de memoria, es necesario aplicar un voltaje intermedio a su puerta de control (suficiente para la conducción del transistor solo si no hay carga en la puerta flotante). Las celdas restantes en la línea deben someterse a un voltaje mínimo para evitar la conducción de estas celdas. Si no hay carga en la celda que nos interesa, entonces habrá una corriente entre la línea de bits (línea de bits en inglés  ) y tierra.

En esta disposición, también se aplica un voltaje intermedio a la puerta de control de una determinada celda. El resto de las puertas de control de la línea están energizadas para asegurarse de que conducen la corriente. Por lo tanto, surge una corriente entre la tierra y la línea si no hay carga en la celda que nos interesa.

Grabación

Para el registro, las cargas deben ingresar a la puerta flotante, pero está aislada con una capa de óxido. El efecto túnel se puede utilizar para transportar cargas . Para la descarga, es necesario aplicar un gran voltaje positivo a la puerta de control: una carga negativa saldrá de la puerta flotante usando el efecto túnel. Por el contrario, se debe aplicar un gran voltaje negativo para cargar la puerta flotante.

Además, la grabación se puede implementar mediante la inyección de medios calientes . Cuando fluye una corriente entre la fuente y el drenaje de mayor voltaje, los electrones pueden superar la capa de óxido y permanecer en la puerta flotante. En este caso, es necesario que esté presente una carga positiva en la puerta de control, lo que crearía un potencial de inyección.

El MLC utiliza diferentes voltajes y tiempos para registrar diferentes valores [10] .

Cada escritura hace poco daño a la capa de óxido, por lo que el número de escrituras es limitado.

La escritura en el diseño NOR y NAND consta de dos etapas: primero, todos los transistores en la línea se configuran en 1 (sin carga), luego las celdas deseadas se configuran en 0.

En la primera etapa, las celdas se limpian mediante el efecto túnel: se aplica un alto voltaje a todas las puertas de control. La inyección de portador caliente se utiliza para establecer una celda específica en 0. Se aplica un gran voltaje a la línea de descarga. La segunda condición importante para este efecto es la presencia de cargas positivas en la puerta de control. Se aplica un voltaje positivo solo a algunos transistores, se aplica un voltaje negativo al resto de los transistores, por lo que se escribe cero solo en las celdas que nos interesan.

La primera etapa en NAND es similar a NOR. Se utiliza un efecto de túnel para establecer una celda en cero, a diferencia de NOR. Se aplica un gran voltaje negativo a las puertas de control que nos interesan.

NAND 3D

El circuito NAND demostró ser conveniente para construir un diseño vertical de un bloque de celdas en un chip [11] [12] [13] . Las capas conductoras y aislantes se depositan sobre el cristal en capas, que forman los conductores de puerta y las puertas mismas. Entonces, se forman una pluralidad de agujeros en estas capas a lo largo de toda la profundidad de las capas. La estructura de los transistores de efecto de campo se aplica a las paredes de los agujeros: aisladores y puertas flotantes. Por lo tanto, se forma una columna de FET anulares con puertas flotantes.

Tal estructura vertical resultó ser muy exitosa y proporcionó un avance cualitativo en la densidad de la memoria flash. Algunas empresas promocionan la tecnología bajo sus propias marcas, como V-NAND, BiCS. El número de capas aumenta con el desarrollo de la tecnología: por ejemplo, en 2016, el número de capas de una serie de productos llegó a 64 [14] , en 2018 se dominó la producción de memoria de 96 capas [15] , en 2019 Samsung anunció el desarrollo en serie de cristales de 136 capas [16] . En 2021, los fabricantes planearon cambiar a 256 capas y, para 2023, a 512, lo que permitirá colocar hasta 12 terabytes de datos en un chip flash [17] . A finales de julio de 2022, la empresa estadounidense Micron Technology fue la primera en el mundo en lanzar una memoria NAND de 232 capas (memoria TLC con seis planos con posibilidad de lectura independiente en cada plano) [18] , y una semana después , a principios de agosto de 2022, Hynix batió este récord con el lanzamiento de la memoria flash de 238 capas [19] [20] ..

Microcircuitos multichip

Para ahorrar espacio, un chip de memoria flash puede empaquetar varias obleas de semiconductores (cristales), hasta 16 piezas [21] .

Limitaciones tecnológicas

Las celdas de escritura y lectura difieren en el consumo de energía: los dispositivos de memoria flash consumen mucha corriente cuando escriben para generar altos voltajes, mientras que cuando leen, el consumo de energía es relativamente pequeño.

Grabar recurso

El cambio de carga está asociado con la acumulación de cambios irreversibles en la estructura y, por lo tanto, el número de entradas para una celda de memoria flash es limitado. La cantidad típica de ciclos de borrado y escritura oscila entre mil o menos y decenas y cientos de miles, según el tipo de memoria y el proceso de fabricación. El recurso garantizado es significativamente menor cuando se almacenan unos pocos bits por celda (MLC y TLC) y cuando se utilizan procesos técnicos de 30 nm y de clase superior.

Una de las razones de la degradación es la incapacidad de controlar individualmente la carga de la puerta flotante en cada celda. El hecho es que la escritura y el borrado se realizan en muchas celdas al mismo tiempo; esta es una propiedad integral de la tecnología de memoria flash. El registrador controla la suficiencia de la inyección de carga según la celda de referencia o el valor promedio. Gradualmente, la carga de las celdas individuales no coincide y en algún momento va más allá de los límites permitidos, lo que puede ser compensado por la inyección de la máquina de escribir y percibido por el lector. Está claro que el grado de identidad celular afecta al recurso. Una de las consecuencias de esto es que con la disminución de las normas topológicas de la tecnología de semiconductores, cada vez es más difícil crear elementos idénticos, por lo que el tema del recurso de registro se agudiza.

Otra razón es la difusión mutua de átomos, regiones aislantes y conductoras de la estructura del semiconductor, acelerada por el gradiente de campo eléctrico en la región de la bolsa y las averías eléctricas periódicas del aislador durante la escritura y el borrado. Esto conduce a un desdibujamiento de los límites y al deterioro de la calidad del aislante, así como a una disminución del tiempo de almacenamiento de la carga.

Inicialmente, en la década de 2000, para la memoria de 56 nm, dicho recurso de borrado era de hasta 10 mil veces para dispositivos MLC y hasta 100 mil veces para dispositivos SLC, sin embargo, con una disminución en los procesos técnicos , el número de borrados garantizados disminuyó . Para la memoria de 34 nm (principios de la década de 2010), el MLC habitual de 2 bits garantizaba alrededor de 3-5 mil, y SLC, hasta 50 mil [22] . En 2013, los modelos individuales garantizaron del orden de unos pocos miles de ciclos para MLC y menos de mil (varios cientos) para TLC antes de que comenzara la degradación [23] .

Se están realizando investigaciones sobre una tecnología experimental para restaurar una celda de memoria flash calentando localmente el aislante de la puerta a 800 °C durante unos pocos milisegundos. [24]

Período de retención de datos

El aislamiento del bolsillo no es ideal, la carga cambia gradualmente. La vida útil de la carga, declarada por la mayoría de los fabricantes de productos para el hogar, no supera los 10-20 años. , aunque la garantía de los medios se otorga por no más de 5 años. Al mismo tiempo, la memoria MLC tiene un tiempo más corto que SLC.

Las condiciones ambientales específicas, como las temperaturas elevadas o la exposición a la radiación (radiación gamma y partículas de alta energía), pueden acortar catastróficamente la vida útil de almacenamiento de los datos.

Con los chips NAND modernos, al leer, los datos pueden corromperse en las páginas adyacentes dentro de un bloque. Realizar un gran número (cientos de miles o más) de operaciones de lectura sin reescribir puede acelerar la aparición de un error [25] [26] .

Según Dell, la duración del almacenamiento de datos en un SSD sin alimentación depende en gran medida de la cantidad de ciclos de escritura anteriores (P/E) y del tipo de memoria flash, y en el peor de los casos puede ser de 3 a 6 meses [26]. ] [27] .

Estructura jerárquica

El borrado, la escritura y la lectura de la memoria flash siempre ocurren en bloques relativamente grandes de diferentes tamaños, mientras que el tamaño del bloque de borrado siempre es mayor que el bloque de escritura, y el tamaño del bloque de escritura no es menor que el tamaño del bloque de lectura. En realidad, esta es una característica distintiva de la memoria flash en relación con la memoria EEPROM clásica .

Como resultado, todos los chips de memoria flash tienen una estructura jerárquica pronunciada. La memoria se divide en bloques, los bloques consisten en sectores, sectores, de páginas. Dependiendo del propósito de un microcircuito en particular, la profundidad de la jerarquía y el tamaño de los elementos pueden variar.

Por ejemplo, un chip NAND puede tener un tamaño de bloque de borrado de cientos de kilobytes, un tamaño de página de escritura y lectura de 4 kilobytes. Para los microcircuitos NOR, el tamaño del bloque borrado varía de unos pocos a cientos de kilobytes, el tamaño del sector de escritura, hasta cientos de bytes, el tamaño de la página de lectura, de unas pocas a decenas de bytes.

Velocidad de lectura y escritura

El tiempo de borrado varía desde unidades hasta cientos de milisegundos dependiendo del tamaño del bloque borrado. El tiempo de grabación es de decenas a cientos de microsegundos.

Normalmente, el tiempo de lectura de los microcircuitos NOR se normaliza a decenas de nanosegundos. Para los chips NAND, el tiempo de lectura es de decenas de microsegundos.

Escalamiento tecnológico

Debido a su estructura altamente regular y la alta demanda de grandes volúmenes, el proceso de fabricación de flash NAND disminuye más rápidamente que el de DRAM menos regular y lógica casi irregular (ASIC). La alta competencia entre varios fabricantes líderes solo acelera este proceso [28] . En la variante de la ley de Moore para circuitos lógicos, la cantidad de transistores por unidad de área se duplica en tres años, mientras que la memoria flash NAND mostró una duplicación en dos años. En 2012, la tecnología de proceso de 19 nm fue dominada por una empresa conjunta entre Toshiba y SanDisk [29] . En noviembre de 2012 [30], Samsung también comenzó la producción en la tecnología de proceso de 19 nm (usando activamente la frase "clase de 10 nm" en los materiales de marketing, que denota algún proceso del rango de 10-19 nm) [31] [32] [33] [ 34] .

La reducción en el proceso técnico hizo posible aumentar rápidamente el volumen de chips de memoria flash NAND. En 2000, la memoria flash con tecnología de 180 nm tenía un volumen de datos de 512 Mbit por chip, en 2005, 2 Gbit a 90 nm. Luego hubo una transición a MLC, y en 2008 los chips tenían un volumen de 8 Gbit (65 nm) [37] . En 2010, alrededor del 25-35 % de los chips tenían un tamaño de 16 Gb, el 55 % eran de 32 Gb [38] . En 2012-2014, los chips de 64 Gbit se utilizaron ampliamente en nuevos productos y comenzó la introducción de módulos de 128 Gbit (10 % a principios de 2014) fabricados con procesos de fabricación de 24-19 nm [37] [38] .

A medida que el proceso de fabricación disminuye y se acerca a los límites físicos de las tecnologías de fabricación actuales , en particular la fotolitografía , se puede lograr un mayor aumento en la densidad de datos pasando a más bits por celda (por ejemplo, pasando de MLC de 2 bits a TLC de 3 bits). ), reemplazando las tecnologías de celdas FG por tecnología CTF o cambiando a una disposición tridimensional de celdas en una placa (3D NAND, V-NAND; sin embargo, esto aumenta el paso del proceso). Por ejemplo, aproximadamente en 2011-2012, todos los fabricantes introdujeron espacios de aire entre las líneas de control, lo que hizo posible continuar escalando más allá de 24-26 nm [39] [40] , y en 2013-2014, Samsung comenzó la producción en masa de 24 - y 3D NAND [41] de 32 capas basadas en tecnología CTF [42] , incluida la versión con celdas de 3 bits (TLC) [43] . La disminución de la resistencia al desgaste (recurso de borrado), que se manifiesta con una disminución en el proceso técnico, así como un aumento en la tasa de errores de bits, requirió el uso de mecanismos de corrección de errores más complejos y una reducción en los volúmenes de grabación garantizados y períodos de garantía [44] . Sin embargo, a pesar de las medidas tomadas, es probable que la posibilidad de escalar aún más la memoria NAND no se justifique económicamente [45] [46] o sea físicamente imposible. Se están explorando muchos posibles reemplazos para la tecnología de memoria flash, como FeRAM , MRAM , PMC, PCM , ReRAM , etc. [47] [48] [49]

Características de la aplicación

El deseo de alcanzar los límites de capacitancia para los dispositivos NAND ha llevado a la "estandarización del matrimonio": el derecho a producir y vender microcircuitos con un cierto porcentaje de celdas defectuosas y sin garantía de que no aparecerán nuevos "bloques defectuosos" durante la operación. Para minimizar la pérdida de datos, cada página de memoria cuenta con un pequeño bloque adicional en el que se escribe una suma de verificación , información para recuperarse de errores de un solo bit, información sobre elementos defectuosos en esta página y el número de escrituras en esta página.

La complejidad de los algoritmos de lectura y la admisibilidad de un cierto número de celdas defectuosas obligaron a los desarrolladores a equipar chips de memoria NAND con una interfaz de comando específica. Esto significa que primero debe emitir un comando especial para transferir la página de memoria especificada a un búfer especial dentro del chip, esperar a que se complete esta operación, leer el búfer, verificar la integridad de los datos y, si es necesario, intentar restaurarlos. .

El punto débil de la memoria flash es el número de ciclos de reescritura en una página. La situación también empeora por el hecho de que los sistemas de archivos estándar, es decir, los sistemas de gestión de archivos  estándar para sistemas de archivos de uso generalizado, a menudo escriben datos en el mismo lugar. El directorio raíz del sistema de archivos se actualiza con frecuencia, por lo que los primeros sectores de memoria se agotarán mucho antes. La distribución de la carga extenderá significativamente la vida de la memoria [50] .

Controladores NAND

Para simplificar el uso de chips de memoria flash NAND, se utilizan junto con chips especiales: controladores NAND. Estos controladores deben realizar todo el trabajo duro de dar servicio a la memoria NAND: convertir interfaces y protocolos, abordar la virtualización (para evitar las celdas defectuosas), verificar y restaurar datos al leer, cuidar los diferentes tamaños de bloques de borrado y escritura ( amplificación de escritura).), cuidando la actualización periódica de los bloques registrados, distribución uniforme de la carga en los sectores durante el registro ( Nivelación de desgaste).

Sin embargo, la tarea de distribuir uniformemente el desgaste no es necesaria, por lo que los controladores más simples se pueden instalar en los productos más baratos por razones de economía. Tales tarjetas de memoria flash y llaveros USB fallarán rápidamente si se sobrescriben con frecuencia. Si necesita escribir datos en unidades flash con mucha frecuencia, es preferible utilizar productos caros con una memoria más duradera (MLC en lugar de TLC, SLC en lugar de MLC) y controladores de alta calidad.

Los costosos controladores NAND también pueden encargarse de "acelerar" los chips de memoria flash mediante la distribución de los datos de un archivo en varios chips. El tiempo de escritura y lectura de un archivo se reduce considerablemente.

Sistemas de archivos especiales

A menudo, en las aplicaciones integradas, la memoria flash se puede conectar directamente al dispositivo, sin un controlador. En este caso, las tareas del controlador deben ser realizadas por el controlador NAND del software en el sistema operativo. Para no realizar un trabajo redundante en la distribución uniforme de registros a través de las páginas, intentan usar dichos medios con sistemas de archivos especiales : JFFS2 [51] y YAFFS [52] para Linux , etc.

Aplicación

Hay dos usos principales para la memoria flash: como medio de almacenamiento para computadoras y dispositivos electrónicos , y como almacenamiento para software (" firmware ") de dispositivos digitales. A menudo, estas dos aplicaciones se combinan en un solo dispositivo.

Cuando se almacena en la memoria flash, es posible actualizar fácilmente el firmware de los dispositivos durante el funcionamiento.

NI

NOR flash es más aplicable en dispositivos con memoria no volátil relativamente pequeña que requieren un acceso rápido a direcciones aleatorias y con la garantía de que no hay elementos malos:

• Memoria de programa integrada de microcontroladores de un solo chip. Los volúmenes típicos son de 1 KB a 1 MB.
• Chips ROM estándar de acceso aleatorio para trabajar con el microprocesador.
• Chips de arranque especializados para computadoras ( POST y BIOS ), procesadores DSP y lógica programable . Los volúmenes típicos son unidades y decenas de megabytes.
• Chips de almacenamiento de datos de tamaño mediano, como DataFlash . Por lo general, equipado con una interfaz SPI y empaquetado en cajas en miniatura. Volúmenes típicos: desde cientos de kb hasta el máximo tecnológico.

NAND

Donde se requieren cantidades récord de memoria, NAND flash está fuera de competencia. Los chips NAND mostraron un aumento constante en los volúmenes, y para 2012 NAND tuvo volúmenes récord por microensamblaje de 8 chips de 128 GB (es decir, el volumen de cada chip es de 16 GB o 128 Gbit) [53] .

En primer lugar, la memoria flash NAND se utiliza en todo tipo de soportes de datos móviles y dispositivos que requieren grandes cantidades de almacenamiento para funcionar. Básicamente, se trata de llaveros USB y tarjetas de memoria de todo tipo, así como dispositivos móviles como teléfonos, cámaras, reproductores multimedia.

La memoria flash NAND ha permitido miniaturizar y reducir el costo de las plataformas informáticas basadas en sistemas operativos estándar con software avanzado. Comenzaron a integrarse en muchos electrodomésticos: teléfonos celulares y televisores, enrutadores de red y puntos de acceso, reproductores multimedia y consolas de juegos, marcos de fotos y navegadores.

La alta velocidad de lectura hace que la memoria NAND sea atractiva para el almacenamiento en caché del disco duro. Al mismo tiempo, el sistema operativo almacena datos de uso frecuente en un dispositivo de estado sólido relativamente pequeño y escribe datos de propósito general en una unidad de disco grande [54] . También es posible combinar un búfer flash de 4-8 GB y un disco magnético en un solo dispositivo, un disco duro híbrido (SSHD, unidad híbrida de estado sólido).

Debido a su alta velocidad, volumen y tamaño compacto, la memoria NAND está reemplazando activamente a otros tipos de medios de circulación. Primero, los disquetes y las unidades de disquetes [ 55] desaparecieron, y la popularidad de las unidades de cinta magnética disminuyó . Los medios magnéticos se han eliminado casi por completo de las aplicaciones móviles y de medios.

Estandarización Interfaces de bajo nivel

La interfaz flash NAND abierta (ONFI) se dedica a la estandarización de paquetes, interfaces, sistemas de comando y problemas de identificación de chips de memoria flash NAND . El primer estándar fue la especificación ONFI versión 1.0 [56] lanzada el 28 de diciembre de 2006, seguida de ONFI V2.0, V2.1, V2.2, V2.3, V3.0 (2011) [57] . El grupo ONFI cuenta con el apoyo de Intel , Micron Technology , Hynix , Numonyx [58] .

Samsung y Toshiba están desarrollando su propia alternativa a ONFI, el estándar DDR de modo de alternancia. La primera revisión se publicó en 2009, la segunda en 2010 [57] .

Interfaces de alto nivel

Además de la estandarización de los chips de memoria directamente, existe una formalización específica del acceso a la memoria a largo plazo desde las interfaces digitales comunes. Por ejemplo, el grupo de interfaz de controlador de host de memoria no volátil está trabajando para estandarizar la creación de unidades de estado sólido para la interfaz PCI Express .

Las soluciones integradas de memoria y controlador en forma de microcircuitos se destacan, por ejemplo, la memoria eMMC integrada se usa ampliamente , utilizando una interfaz eléctrica similar a MMC , pero hecha en forma de microcircuito [59] . Esta interfaz está siendo desarrollada por JEDEC .

El mercado NAND

Principales fabricantes de memoria flash NAND: Micron/Intel, SK Hynix, Toshiba/SanDisk, Samsung. Para 2014, alrededor del 35-37 % del mercado está ocupado por Toshiba/SanDisk y Samsung. El 17% de las entregas las realiza Micron/Intel, otro 10% Hynix. El tamaño total del mercado NAND se estima en alrededor de 20-25 mil millones de dólares estadounidenses, se producen de 40 a 60 mil millones de gigabytes por año, una cuarta parte de los cuales son memorias eMMC integradas. En 2013, la memoria se fabricó principalmente de acuerdo con procesos técnicos en el rango de 20-30 nm, en 2014 la memoria de 19 nm estaba ganando popularidad. Menos del 2% del mercado estaba ocupado por la memoria 3D-NAND de Samsung, otros fabricantes planeaban producir 3D NAND a partir de mediados de 2015 [38] .

Solo menos del 5 % de la memoria NAND enviada en 2012-2014 tenía celdas de un solo bit (SLC), el 75 % era memoria de dos bits (MLC) y el 15-25 % era memoria de tres bits (TLC, principalmente Samsung y Toshiba/SanDisk, a mediados de 2014-2015 también otros) [38] .

Principales fabricantes de controladores de memoria flash NAND: Marvell, LSI-SandForce, también fabricantes de memoria NAND. Los controladores para eMMC (eMCP) son fabricados por: Samsung, SanDisk, SK Hynix, Toshiba, Micron, Phison, SMI, Skymedi [38] .

Véase también

• Unidad flash universal
• Destello de trampa de carga
• RAM magnetorresistiva
• U3
• Recuperación de datos
• Sistemas de archivos#Sistemas de archivos para unidades de estado sólido

Notas

1. ↑ Simona Boboila, Peter Desnoyers. Resistencia de escritura en unidades flash: mediciones y análisis   // RÁPIDO . — San José, California: Northeastern University, 2010. Archivado desde el original el 17 de marzo de 2013.
2. ↑ Hasso Plattner, Alexander. Zeier. Gestión de datos en memoria: tecnología y aplicaciones . — SpringerLink: Bucher. - Springer, 2012. - Pág. 45. - 267 p. — ISBN 3-642-29575-4 . Archivado el 7 de mayo de 2018 en Wayback Machine .
3. ↑ 1 2 Kristian Vättö, Understanding TLC NAND Archivado el 25 de julio de 2013 en Wayback Machine // Anandtech, 23 de febrero de 2012
4. ↑ 1 2 iXBT.com :: Todas las noticias :: Intel y Micron dominan el lanzamiento de la memoria flash NAND de 3 bits según los estándares de 25 nm  (enlace inaccesible)
5. ↑ Dennis Martín. NAND Flash - Resistencia . Demartek, Conferencia sobre decisiones de almacenamiento (12 de junio de 2013). — "Vida útil típica del MLC 10 000 o menos ciclos de escritura  MLC-2: 3000 - 10 000 ciclos de escritura  MLC-3: 300 - 3000 ciclos de escritura". Consultado el 9 de enero de 2015. Archivado desde el original el 9 de enero de 2015. (indefinido)
6. ↑ Samsung Mass Producer 128Gb 3-bit MLC NAND Flash Kevin Parrish // Tom's Hardware, 11 de abril de 2013
7. ↑ Samsung lanza la producción de SSD de producción masiva basados ​​en la memoria QLC V-NAND . Consultado el 8 de agosto de 2018. Archivado desde el original el 8 de agosto de 2018. (indefinido)
8. ↑ Toshiba lanza SLC NAND reforzado de 16 Gb . Consultado el 19 de noviembre de 2016. Archivado desde el original el 20 de noviembre de 2016. (indefinido)
9. ↑ http://www.nuvoton.com/NuvotonMOSS/Community/ProductInfo.aspx?tp_GUID=d2589477-840d-4046-9c3a-2e0e457048b3 Archivado el 7 de julio de 2011 en Wayback Machine ISD ChipCorder
10. ↑ Thomas Schwarz. Fundamentos de la puerta flotante . Consultado el 12 de marzo de 2017. Archivado desde el original el 1 de octubre de 2017. (indefinido)
11. ↑ Reseña de la segunda versión del Samsung 850 EVO: con TLC 3D V-NAND de 48 capas en el interior . Consultado el 11 de julio de 2016. Archivado desde el original el 8 de julio de 2016. (indefinido)
12. ↑ Samsung pasa a la producción en masa de memoria flash 3D . Consultado el 19 de noviembre de 2016. Archivado desde el original el 12 de noviembre de 2016. (indefinido)
13. ↑ La nueva planta 3D NAND de Toshiba comenzará a operar en el verano de 2018 . Consultado el 19 de noviembre de 2016. Archivado desde el original el 20 de noviembre de 2016. (indefinido)
14. ↑ Toshiba inicia el primer envío de muestra del mundo de memoria flash 3D de 64 capas . Consultado el 19 de noviembre de 2016. Archivado desde el original el 20 de noviembre de 2016. (indefinido)
15. ↑ Samsung comienza la producción de memoria 3D NAND de 96 capas . Consultado el 8 de agosto de 2018. Archivado desde el original el 8 de agosto de 2018. (indefinido)
16. ↑ Samsung comienza la producción en masa de 3D NAND de 136 capas y SSD de 256 GB en una nueva memoria Copia de archivo del 4 de agosto de 2020 en Wayback Machine // fcenter.ru
17. ↑ ¿Cómo cabe 1TB en una microSD? - Análisis | Droider.ru . Consultado el 7 de septiembre de 2021. Archivado desde el original el 7 de septiembre de 2021. (indefinido)
18. ↑ [1] Archivado el 3 de agosto de 2022 en Wayback Machine Lanzamiento de la primera memoria NAND de 232 capas del mundo Archivado el 28 de julio de 2022 en Wayback Machine // 28/07/2022
19. ↑ SK hynix desarrolla la memoria  flash 4D NAND de 238 capas más alta del mundo . SK hynix (2 de agosto de 2022). Consultado el 5 de agosto de 2022. Archivado desde el original el 5 de agosto de 2022.
20. ↑ Gennady Detinich. SK hynix rompió el récord de Micron e introdujo la memoria flash más alta del mundo: 238 capas . 3DNoticias (3 de agosto de 2022). Consultado el 5 de agosto de 2022. Archivado desde el original el 5 de agosto de 2022. (Ruso)
21. ↑ "NAND flash MCP (paquete multichip) con una pila NAND de 16 dados)  " . Consultado el 12 de junio de 2012. Archivado desde el original el 4 de junio de 2012. (indefinido)
22. ↑ Comparación de tecnologías NAND Flash utilizadas en almacenamiento de estado sólido Archivado el 4 de marzo de 2016 en Wayback Machine , IBM 2010 "Tabla 1. Rendimiento de resistencia para varios nodos tecnológicos"
23. ↑ http://www.altec-cs.com/downloads/altec_white_paper/WP_Avoiding_premature_failures_of_NAND_Flash_memory_for_duplex-printing_e10.pdf Archivado el 4 de marzo de 2016 en Wayback Machine "Como resultado de la reducción continua del tamaño de la estructura de los chips de memoria flash, 2 bits MLC y memoria flash NAND MLC (TLC) de 3 bits... a veces solo permite 1000 ciclos P/E (MLC) y/o solo unos pocos cientos de ciclos P/E (TLC) por celda de memoria flash antes de la degradación”; "Tabla 1: Ciclos P/E típicos..."
24. ↑ La memoria flash sobrevive a 100 millones de ciclos: espectro IEEE . Consultado el 4 de diciembre de 2012. Archivado desde el original el 4 de diciembre de 2012. (indefinido)
25. ↑ Consideraciones de diseño y uso para la memoria flash NAND (enlace descendente) . Fecha de acceso: 15 de octubre de 2012. Archivado desde el original el 19 de julio de 2011. (indefinido) 
26. ↑ 1 2 Dirección de tecnología de memoria flash Archivado el 11 de septiembre de 2014 en Wayback Machine , Jim Cooke, 2007 Reducción de perturbaciones de lectura """ Regla general para lecturas excesivas por bloque entre operaciones ERASE: SLC: 1 000 000 ciclos de LECTURA; MLC - 100.000 ciclos de LECTURA"
27. ↑ Preguntas frecuentes sobre la unidad de estado sólido (SSD) Archivado el 8 de octubre de 2013 en Wayback Machine // Dell: "6. Desconecté mi unidad SSD y la guardé. ¿Cuánto tiempo puedo esperar que la unidad conserve mis datos sin necesidad de volver a enchufarla? … En MLC y SLC, esto puede ser tan bajo como 3 meses y en el mejor de los casos puede ser más de 10 años”
28. ↑ Kawamatus, Tatsuya Tecnología para administrar Nand Flash . Hagiwara sys-com co., LTD. Fecha de acceso: 1 de agosto de 2011. (indefinido)  (enlace inaccesible)
29. ↑ 1 2 3 4 5 6 Hoja de ruta tecnológica para la memoria flash NAND (enlace no disponible) . techinsights (abril de 2013). Consultado el 9 de enero de 2015. Archivado desde el original el 9 de enero de 2015. (indefinido) 
30. ↑ Clarke, Peter (20 de noviembre de 2012). "Samsung toma la memoria NAND por debajo de 20 nm" Archivado el 28 de noviembre de 2012 en Wayback Machine eetimes.com. Consultado el 21 de diciembre de 2012.
31. ↑ Anand, Lal Shimpi . Revisión de Samsung SSD 840 EVO: modelos probados de 120 GB, 250 GB, 500 GB, 750 GB y 1 TB , AnandTech (25 de julio de 2013). Archivado desde el original el 9 de enero de 2015. Consultado el 9 de enero de 2015. « Samsung llama a su último proceso NAND 10nm-class o 1x-nm, que puede referirse a tamaños de características en cualquier lugar de 10nm a 19nm, pero también hemos escuchado que se conoce como 19nm TLC. »
32. ↑ Samsung muestra 3D NAND SSD . "Análisis objetivo" (julio de 2014). Consultado el 9 de enero de 2015. Archivado desde el original el 9 de enero de 2015.  (indefinido) : " .Samsung presentó su NAND de 19nm llamándolo un producto de "clase 10nm". Una vez más, la prensa malinterpretó y transmitió al mundo que Samsung estaba por delante de todos sus competidores »
33. ↑ Familia de SSD 840 EVO de Samsung: rápido, grande y a cargo , PCWorld (25 de julio de 2013). Archivado desde el original el 9 de enero de 2015. Consultado el 9 de enero de 2015. : « el proceso de fabricación de 19 nm utilizado para producir la NAND. Por alguna razón, Samsung llama a esta clase de 10nm o 1x NAND, pero nos aseguraron que es de 19nm. »
34. ↑ Evaluación del potencial y madurez de tecnologías de memoria de investigación emergentes seleccionadas Archivado el 18 de abril de 2012 en Wayback Machine // ITRS 2010
35. ↑ Tabla ORTC1 Resumen 2013 ORTC Technology Trend Targets Archivado el 21 de enero de 2015 en Wayback Machine // ITRS de ITRS EDICIÓN 2013 Archivado el 21 de septiembre de 2014 en Wayback Machine
36. ↑ 1 2 3 4 5 6 Hoja de ruta tecnológica para la memoria flash NAND (enlace no disponible) . techinsights (abril de 2014). Consultado el 9 de enero de 2015. Archivado desde el original el 9 de enero de 2015. (indefinido) 
37. ↑ 1 2 Edward Grochowski, Robert E. Fontana, Future Technology Challenges For NAND Flash and HDD Products Archivado el 9 de enero de 2015 en Wayback Machine // Flash Memory Summit, 2012  : diapositiva 6 "Plan de ruta de densidad de circuito de memoria flash NAND proyectada»
38. ↑ 1 2 3 4 5 Sean Yang. Dinámica de la oferta: crecimiento limitado y participación constante. Cuota de Mercado (Base de Producción  ) . Actualización del mercado de flash NAND 2014. Oferta, demanda y más allá . Fuerza de tendencia. Fecha de acceso: 9 de enero de 2015. Archivado desde el original el 13 de enero de 2015.
39. ↑ Jeongdong Choe (TechInsights) . Comparación de memorias flash NAND de última generación  (inglés) , EETimes (25 de julio de 2013). Archivado desde el original el 12 de enero de 2015. Consultado el 11 de enero de 2015.  “Todos los fabricantes de NAND adoptaron un proceso de espacio de aire para lograr un alto rendimiento y confiabilidad. Toshiba implementó un proceso de espacio de aire en su dispositivo NAND de 19nm, mientras que Samsung lo adoptó en 21nm. IMFT ha utilizado un proceso de espacio de aire más maduro tanto en la estructura de la línea de palabras como de la línea de bits desde su tecnología NAND de 25 nm".
40. ↑ Nirmal Ramaswamy, Thomas Graettinger, (Micron) . Escalado flash NAND: nodo de 20 nm y menos. Estos son algunos de los problemas fundamentales de diseño de celdas considerados y abordados para llegar a esta tecnología de celdas planas.  (inglés) , EE Times-Asia (5 de julio de 2013). Archivado desde el original el 12 de enero de 2015. Consultado el 11 de enero de 2015.  "Esto ya se había convertido en un problema en el nodo de 25 nm que requería el despliegue de un espacio de aire entre las celdas para reducir la interferencia".
41. ↑ Peter Clarke . NAND, DRAM 3D-Transition Roadmaps  (inglés) , EETimes (25 de agosto de 2014). Archivado desde el original el 12 de enero de 2015. Consultado el 11 de enero de 2015.
42. ↑ Dick James . The Second Shoe Drops: Samsung V-NAND Flash  (inglés) , ChipWorks (5 de agosto de 2014). Archivado desde el original el 1 de enero de 2015. Consultado el 11 de enero de 2015.
43. ↑ Rick Merrit . Consejos de Samsung NAND vertical de 3 bits. El gigante coreano inicia una iniciativa de almacenamiento inteligente  (inglés) , EETimes (5 de agosto de 2014). Archivado desde el original el 13 de enero de 2015. Consultado el 11 de enero de 2015.
44. ↑ Lal Shimpi, Anand . ClearNAND de Micron: 25nm + ECC, combate el aumento de las tasas de error , Anandtech (2 de diciembre de 2010). Archivado desde el original el 3 de diciembre de 2010. Consultado el 2 de diciembre de 2010.
45. ↑ Ed Oswald . La tecnología actual de unidades de estado sólido está condenada al fracaso, dice Microsoft Research , ExtremeTech  ( 20 de febrero de 2012). Archivado desde el original el 9 de enero de 2015. Consultado el 9 de enero de 2015.
46. ↑ Grupp, Laura M., John D. Davis, Steven Swanson. El futuro sombrío de la memoria flash NAND  // Actas de la décima conferencia USENIX sobre tecnologías de archivos y almacenamiento. - Asociación USENIX, 2012. Archivado desde el original el 6 de septiembre de 2015.
47. ↑ Kim, Kinam; Koh, Gwan Hyeob. Tecnología de memoria futura, incluidos los nuevos  recuerdos emergentes . - Serbia y Montenegro: Actas de la 24ª Conferencia Internacional sobre Microelectrónica, 2004. - P. 377-384.
48. ↑ Tom Coughlin; Ed Grochowski. Gracias por los recuerdos : tecnologías emergentes de memoria no volátil  . Asociados de Coughlin; Conferencia de desarrolladores de almacenamiento SNIA 2014 (15 de septiembre de 2014). Fecha de acceso: 9 de enero de 2015. Archivado desde el original el 13 de enero de 2015.
49. ↑ Descripción general de las tecnologías emergentes de memoria no volátil Archivado el 16 de mayo de 2022 en Wayback Machine // Nanoscale Res Lett. 2014; 9(1): 526. 25 de septiembre de 2014. doi:10.1186/1556-276X-9-526
50. ↑ Nivelación de desgaste de flash . Consultado el 22 de marzo de 2013. Archivado desde el original el 24 de junio de 2016. (indefinido)
51. ↑ ELJonline: Flash Filesystems for Embedded Linux Systems - Artículos de Linux para dispositivos - Linux para dispositivos (enlace descendente) . Consultado el 12 de diciembre de 2007. Archivado desde el original el 5 de diciembre de 2012. (indefinido) 
52. ↑ Presentamos YAFFS, el primer sistema de archivos flash específico para NAND - Noticias - Linux para dispositivos (enlace descendente) . Consultado el 12 de diciembre de 2007. Archivado desde el original el 12 de septiembre de 2012. (indefinido) 
53. ↑ [ "Se pueden combinar ocho para producir... un chip de memoria flash de 128 GB)"  (inglés) (enlace inaccesible) . Consultado el 12 de junio de 2012. Archivado desde el original el 27 de abril de 2012.  (indefinido)  “ Se pueden combinar ocho para producir… un chip de memoria flash de 128 GB  ]
54. ↑ ReadyBoost - Uso de su llave USB para acelerar Windows Vista - Blog de Tom Archer - Inicio del sitio - Blogs de MSDN . Consultado el 12 de diciembre de 2007. Archivado desde el original el 23 de mayo de 2006. (indefinido)
55. ↑ RIP Floppy Disk Archivado el 16 de febrero de 2009 en Wayback Machine // BBC NEWS, Reino Unido, 1 de abril de 2003
56. ↑ ONFI 1.0 (enlace descendente) . Consultado el 12 de diciembre de 2007. Archivado desde el original el 28 de noviembre de 2007. (indefinido) 
57. ↑ 1 2 Anexo 3: Desarrollo de estándares de interfaz NAND Flash de diferentes fábricas  . Informe anual del mercado NAND Flash de 2012. informe de análisis de la industria . ChinaFlashMarket.com (13 de enero de 2013). Fecha de acceso: 9 de enero de 2015. Archivado desde el original el 1 de agosto de 2014.
58. ↑ Miembros de la ONFI (enlace inaccesible) . Consultado el 12 de diciembre de 2007. Archivado desde el original el 16 de octubre de 2007. (indefinido) 
59. ↑ Mercado de aplicaciones de productos relacionados con NAND Flash  . Informe anual del mercado NAND Flash de 2012. informe de análisis de la industria . ChinaFlashMarket.com (13 de enero de 2013). Fecha de acceso: 9 de enero de 2015. Archivado desde el original el 1 de agosto de 2014.

Enlaces

• Tecnologías de memoria flash // iXBT , 2004

diccionarios y enciclopedias	gran chino gran ruso Britannica (en línea)
En catálogos bibliográficos	J9U : 987007544205905171 LCCN : sh93007615

Tarjetas de memoria
Artículos principales	Lector de tarjetas de memoria
Tipos	CompactFlash (CF, CFast) cfexpress Tarjetas Express JEIDA Tarjeta multimedia (MMC: RS-MMC , MMCplus , MMCmobile , MMCmicro , eMMC ) Tarjeta de memoria (MS, MS-PRO, MS-PRO HG, MS-XC) miCard mini tarjeta P2 PCMCIA ( Tarjeta PC , CardBus , CardBay) Seguridad digital (SDSC, SDHC , SDXC , TransFlash , Eye-Fi ) Medios inteligentes (SM) SxS Almacenamiento flash universal (UFS) USB xD-Imagen XQD

Microcontroladores
Arquitectura	8 bits MCS-51 MCS-48 FOTO AVR Z8 H8 COP8 68HC08 68HC11 16 bits MSP430 MCS-96 MCS-296 foto24 MAXQ niños 68HC12 68HC16 CR16/C 32 bits RISC-V BRAZO MIPS AVR32 PIC32 683XX M32R súper Nios II am29000 LatticeMico32 MPC5xx PowerQUICC Hélice de paralaje
Fabricantes	Dispositivos analógicos Atmel silabios Escala libre fujitsu Holtek Hynix Infineon Intel Pastilla Máxima Nuvotón Semiconductores NXP Paralaje Renesas STMicroelectrónica Instrumentos Texas Toshiba Ubicom Zilog Ciprés Integral milandr
Componentes	Registro UPC SRAM EEPROM Memoria flash resonador de cuarzo Oscilador de cristal Generador RC Cuadro
Periferia	Temporizador ADC CAD comparador controlador PWM Encimera LCD sensor de temperatura Temporizador de vigilancia
Interfaces	PUEDEN UART USB SPI I²C ethernet 1 cable
sistema operativo	FreeRTOS μClinux BeRTOS Chibi OS/RT ecos RTEMS Unísono MicroC/OS-II Núcleo Contiki
Programación	JTAG C2 programador MPLAB Estudio AVR MCStudio