La memoria de acceso aleatorio ferroeléctrica ( RAM ferroeléctrica , FeRAM o FRAM [1] ) es una memoria de acceso aleatorio de diseño similar a la DRAM , pero que utiliza una capa ferroeléctrica en lugar de una capa dieléctrica para garantizar la independencia energética. FeRAM es una de un número creciente de tecnologías alternativas de memoria no volátil que ofrecen la misma funcionalidad que la memoria flash .
La primera información sobre el uso de ferroeléctricos en dispositivos de almacenamiento digital data de la década de 1970. En la URSS , se publicó el certificado de derechos de autor No. 690564 [2] y se lanzaron los microcircuitos de memoria ferroeléctricos de la serie 307РВ1 [3] . Sin embargo, las dificultades de uso, en particular, la necesidad de altos voltajes, no permitieron que la tecnología fuera ampliamente adoptada.
El desarrollo de la tecnología FeRAM moderna comenzó a fines de la década de 1980 . En 1991, se estaba trabajando en el Laboratorio de Propulsión a Chorro de la NASA para mejorar los métodos de lectura, incluido un nuevo método de lectura no destructiva utilizando pulsos de radiación ultravioleta [4] .
Gran parte de la tecnología FeRAM actual fue desarrollada por Ramtron International , una empresa sin fábrica que se especializa en la industria de los semiconductores. Uno de los principales licenciatarios fue Fujitsu , que según algunos cuenta con la mayor base de fabricación de semiconductores , incluida una línea de producción adecuada para FeRAM. Desde 1999, han utilizado esta línea para producir chips FeRAM individuales junto con chips especializados (como chips de tarjetas inteligentes ) con memoria FeRAM integrada. Esto encaja perfectamente con los planes de Fujitsu de producir dispositivos desarrollados por Ramtron.
A partir de 2001, Texas Instruments comenzó a colaborar con Ramtron para desarrollar chips de prueba FeRAM utilizando un proceso actualizado de 130 nm . En el otoño de 2005, Ramtron anunció que había logrado mejorar significativamente el prototipo de chips FeRAM de 8 megabits fabricados en las instalaciones de Texas Instruments . En el mismo año, Fujitsu y Seiko-Epson comenzaron a colaborar en el desarrollo del proceso FeRAM de 180 nm .
Los proyectos de investigación de FeRAM han sido anunciados por Samsung , Matsushita , Oki , Toshiba , Infineon , Hynix , Symetrix , la Universidad de Cambridge , la Universidad de Toronto y el Centro Interuniversitario de Microelectrónica (IMEC, Bélgica ).
Hitos: 1984 - RAMTRON comenzó a desarrollar la tecnología de memoria FRAM.
1989 - Se pone en funcionamiento la primera fábrica para la producción de FRAM.
1993: el primer producto comercial ( se puso en producción en serie el chip FRAM con una capacidad de memoria de 4 Kbit ).
1996: se lanza la producción de un chip FRAM de 16 Kbit.
1998 - producción en masa de tecnología FRAM con una norma topológica de 1,0 micras .
1999: producción en masa de FRAM utilizando tecnología de 0,5 micras, chips FRAM con una capacidad de memoria de 64 Kbit y 256 Kbit.
2000: producción de microcircuitos FRAM con un volumen de 1 Mbit con una celda tipo 1T1C, comienzo de la producción de microcircuitos FRAM con una tensión de alimentación de 3 V.
2001: introducción de la tecnología de producción FRAM con una norma topológica de 0,35 micras.
La DRAM convencional consta de una red de pequeños capacitores y transistores de contacto y señal asociados . Cada elemento de almacenamiento de información consta de un condensador y un transistor, un circuito similar también se denomina dispositivo "1T-1C".
Las dimensiones de un elemento DRAM están determinadas directamente por las dimensiones del proceso de fabricación de semiconductores utilizado en su producción. Por ejemplo, según el proceso de 90nm utilizado por la mayoría de los fabricantes de memorias en la producción de DRAM DDR2 , el tamaño del elemento es de 0,22 µm², que incluye un condensador , un transistor , su conexión, así como una cierta cantidad de espacio vacío entre varias partes: normalmente los elementos ocupan el 35% del espacio, dejando el 65% como espacio vacío.
Los datos en DRAM se almacenan como la presencia o ausencia de una carga eléctrica en un capacitor, y la ausencia de carga se denota como "0". El registro se realiza activando el transistor de control correspondiente, que permite “drenar” la carga para recordar “0”, o viceversa, para saltar la carga a la celda, lo que significará “1”. La lectura ocurre de una manera muy similar: el transistor se reactiva, el amplificador de lectura analiza el drenaje de carga . Si el amplificador detecta el pulso de carga, entonces la celda contenía una carga y, por lo tanto, se lee "1", la ausencia de dicho pulso significa "0". Cabe señalar que este proceso es destructivo , es decir, la celda se lee una vez; si contenía un "1", entonces debe recargarse para continuar almacenando ese valor. Dado que la celda pierde su carga después de un tiempo debido a fugas, se requiere la regeneración de su contenido a ciertos intervalos.
La celda de tipo 1T-1C diseñada para FeRAM tiene un diseño similar a los dos tipos de celdas comúnmente utilizadas en DRAM , incluida una estructura de un solo capacitor y un solo transistor. El capacitor de celda DRAM usa un dieléctrico lineal, mientras que el capacitor de celda FeRAM usa una estructura dieléctrica que incluye un ferroeléctrico ( generalmente piezocerámica de titanato de circonato de plomo (PZT) ) .
Un ferroeléctrico tiene una relación no lineal entre el campo eléctrico aplicado y la carga almacenada. En particular, la característica ferroeléctrica tiene la forma de un bucle de histéresis que, en términos generales, es muy similar al bucle de histéresis de los materiales ferromagnéticos . La constante dieléctrica de un ferroeléctrico es generalmente mucho más alta que la de un dieléctrico lineal debido al efecto de los dipolos eléctricos semipermanentes formados en la estructura cristalina del material ferroeléctrico. Cuando un campo eléctrico externo penetra en un dieléctrico, los dipolos se alinean con la dirección del campo aplicado, lo que produce ligeros cambios en las posiciones atómicas y cambios en el paso de la carga eléctrica en la estructura cristalina. Una vez eliminada la carga, los dipolos conservan su estado de polarización. Normalmente, el "0" y el "1" binarios se almacenan como una de las dos polarizaciones eléctricas posibles en cada celda de almacenamiento de datos. Por ejemplo, "1" se refiere al residuo de polarización negativa "-Pr" y "0" se refiere al residuo de polarización positiva "+Pr".
FeRAM es funcionalmente similar a DRAM. El registro se produce al penetrar el campo a través de la capa ferroeléctrica cuando los electrodos están cargados, lo que obliga a los átomos del interior a tomar una orientación hacia arriba o hacia abajo (dependiendo de la polaridad de la carga), por lo que se almacena "1" o "0". Sin embargo, el principio de lectura difiere de la implementación en DRAM. El transistor pone la celda en un estado especial, informando "0". Si la celda ya contiene "0", no pasará nada en las líneas de salida. Si la celda contenía un "1", entonces la reorientación de los átomos en la capa intermedia dará como resultado un pulso de salida corto a medida que empujan los electrones fuera del metal en el lado "inferior". La presencia de este pulso significará que la celda almacena "1". Dado que el proceso sobrescribe el contenido de la celda, la lectura de FeRAM es un proceso destructivo y requiere la regeneración de los datos en la celda si cambian durante la lectura.
El funcionamiento de FeRAM es muy similar a la memoria de núcleo magnético , uno de los primeros tipos de memoria de computadora en la década de 1960. Además, el efecto ferroeléctrico utilizado en FeRAM fue descubierto en 1920. Pero ahora FeRAM requiere mucha menos energía para cambiar el estado de polaridad (dirección), y lo hace mucho más rápido.
Entre las ventajas de FeRAM sobre la memoria flash se encuentran:
Las desventajas de FeRAM incluyen:
Las celdas de memoria flash pueden almacenar varios bits por celda (actualmente 3 en la densidad más alta para chips flash NAND ) , y se planea aumentar la cantidad de bits por celda flash a 4 o incluso 8 gracias a las nuevas tecnologías en el campo de las celdas flash. . En consecuencia, el rango de densidad de bits de la memoria flash es mucho mayor que el de FeRAM y, por lo tanto, el costo por bit de memoria flash es menor que el de FeRAM.
El principal determinante del costo del subsistema de memoria es la densidad de los componentes. Menos componentes (o menos) significa que pueden caber más celdas en un solo chip, lo que a su vez significa que se pueden producir más chips de memoria a partir de una oblea de silicio a la vez, o esos chips tendrán más capacidad. Esto aumenta los ingresos , lo que se refleja directamente en el costo .
El límite inferior en este proceso de escalado es uno de los puntos clave de comparación, que es típico de todas las tecnologías en general, escalando a los tamaños de celda más pequeños y apoyándose en este límite, lo que no les permite abaratarse más. FeRAM y DRAM tienen un diseño similar e incluso se pueden producir en líneas similares en tamaños similares. En ambos casos, el límite inferior está determinado por la cantidad de carga necesaria para activar el amplificador de detección. Para DRAM, esto se convierte en un problema a 55 nm, ya que a ese tamaño la cantidad de carga almacenada por el condensador se vuelve demasiado pequeña para detectarla. Todavía no se sabe si FeRAM se puede reducir a un tamaño similar, ya que la densidad de carga en la capa de PZT puede no ser la misma que la de los electrodos metálicos en un capacitor convencional.
Una restricción de tamaño adicional es que el material pierde propiedades ferroeléctricas con una fuerte disminución de tamaño [5] [6] (este efecto está asociado con el "campo de despolarización" del ferroeléctrico). Actualmente se investiga el problema de la estabilización de materiales ferroeléctricos; una solución, por ejemplo, es el uso de adsorbatos moleculares [5] .
Actualmente, las soluciones comerciales de FeRAM se fabrican en procesos de 350 nm y 130 nm. Los primeros modelos requerían celdas FeRAM duales para almacenar un bit, lo que resultaba en una densidad muy baja, pero esta limitación se ha superado desde entonces.
La ventaja clave de FeRAM sobre DRAM es lo que sucede entre los ciclos de lectura y escritura. En DRAM, la carga ubicada en los electrodos metálicos fluye a través de la capa aislante y el transistor de control, por lo que desaparece por completo. También en DRAM, para almacenar datos de más de unos pocos milisegundos, cada celda debe leerse y sobrescribirse periódicamente, lo que se denomina "regeneración". Cada celda debe actualizarse muchas veces por segundo (una vez cada ~65 ms [7] ), lo que requiere una fuente de alimentación constante.
A diferencia de DRAM, FeRAM solo requiere energía cuando realmente lee o escribe en una celda. Una parte significativa de la energía utilizada por DRAM se gasta en regeneración, por lo que las mediciones citadas por los desarrolladores de TTR-MRAM también son muy relevantes aquí, lo que indica un consumo de energía 99% menor en comparación con DRAM.
Otro tipo de memoria no volátil es la memoria flash , que, al igual que FeRAM, no requiere un proceso de actualización. La memoria flash funciona empujando electrones a través de una barrera aislante de alta calidad donde quedan atrapados en un extremo de un transistor . Este proceso requiere alto voltaje, que es proporcionado por un generador de bomba de carga . Esto significa que FeRAM, por diseño, usa menos energía que flash, al menos cuando escribe, ya que el consumo de energía para escribir en FeRAM es solo un poco más alto que para leer. Para dispositivos que en su mayoría son de lectura, las diferencias no serán nada significativas, pero para dispositivos con un nivel de lectura/escritura más balanceado, la diferencia puede ser mucho más significativa.
El rendimiento de la DRAM está limitado por el nivel en el que la carga actual almacenada en las celdas se puede "drenar" (al leer) o "bombear" (al escribir). En el caso general, esto está limitado por las capacidades de los transistores de control, la capacitancia de las líneas que alimentan las celdas, así como la temperatura generada.
FeRAM se basa en el movimiento físico de los átomos cuando se exponen a un campo externo, que es extremadamente rápido, tardando aproximadamente 1 ns. En teoría, esto significa que FeRAM puede ser más rápido que DRAM. Sin embargo, debido al hecho de que se debe suministrar energía a la celda durante la lectura y la escritura, varios retrasos asociados con la fuente de alimentación y la conmutación reducirán el rendimiento a un nivel comparable al de la DRAM. Por esta razón, se puede decir que FeRAM requiere menos carga que DRAM, ya que los chips DRAM necesitan mantener una carga, mientras que FeRAM se sobrescribirá antes de que se agote la carga. Es decir, hay un retraso en la escritura debido a que la carga debe pasar por el transistor de control, lo que impone sus propias limitaciones.
En comparación con la memoria flash, las ventajas son más evidentes. Si bien las lecturas tienen un rendimiento similar, las escrituras usan el bombeo de carga, lo que requiere una cantidad significativa de tiempo para "configurarse", mientras que el proceso de FeRAM no lo hace. La memoria flash generalmente tarda alrededor de 1 ms en escribir un bit, mientras que incluso los chips FeRAM de hoy en día tardan 100 veces menos.
Con el rendimiento teórico de FeRAM, no todo está claro. Las muestras existentes de 350 nm tienen tiempos de lectura del orden de 50 a 60 ns. Aunque son comparables en velocidad a los chips DRAM modernos, entre los que se pueden encontrar ejemplos con valores del orden de 2 ns, los chips DRAM comunes de 350 nm operan con un tiempo de lectura del orden de 35 ns [8] , por lo que el el rendimiento de FeRAM parece ser comparable con un proceso de fabricación similar.
En 2005, las ventas mundiales de semiconductores fueron de $235 mil millones (estimado por Gartner ), con el mercado de memoria flash valorado en $18,6 mil millones (según IC Insights) . En 2005, Ramtron International , posiblemente el mayor proveedor de memoria FeRAM, tuvo ventas por 32,7 millones de dólares.
En 2007, los chips FeRAM se fabricaron con especificaciones de 350 nm en las fábricas de Fujitsu y estándares de 130 nm en las fábricas de Texas Instruments, mientras que la memoria flash se fabrica utilizando semiconductores Samsung que ya tienen especificaciones de 30 nm. La memoria flash es actualmente la tecnología dominante de memoria no volátil ( NVRAM ) y es probable que siga siéndolo hasta al menos el final de la década. Las ventas significativamente más altas de memoria flash, en comparación con los chips NVRAM alternativos, proporcionan mucha más investigación y desarrollo.
En el otoño de 2008, Ramtron International lanzó el primer chip FM28V100 de 1 Mbit, que marcó el comienzo de la V-Family.
A fines de julio de 2009, la compañía anunció el lanzamiento de un nuevo chip de memoria FM28V020 con una capacidad de 256 Kbps (organización lógica 32Kx8) de la familia V-Family con una interfaz paralela y un ancho de bus de datos de un byte. Para el embalaje se optó por una caja estándar tipo SOIC -28 ; rango de temperatura de funcionamiento de -40 °C a +85 °C [9] .
A principios de 2011, Ramtron International presentó varios chips con interfaz serial: FM24W256, FM25W256 - 256 Kbps - $ 2,35 por pieza. en un lote de 10.000 piezas; e interfaz paralela: FM16W08 - 64 Kbps - $1.96, FM18W08 - 256 Kbps - $3.48 [10] . La nueva familia W presentada presenta un 25-50 % menos de corriente en modo activo y una reducción de 20 veces en el tiempo de inicialización.
En el verano de 2011, Texas Instruments lanzó una variante del microcontrolador MSP430 con FRAM en lugar de Flash [11] .
En octubre de 2012, Fujitsu Semiconductor Europe (FSEU) presentó el chip MB85RC256V con una capacidad de 256 Kbps. La duración garantizada del almacenamiento de datos es de 10 años a una temperatura de 85 °C, el número de ciclos de lectura/escritura es de 1 billón [12] .
FeRAM continúa teniendo una participación extremadamente pequeña del mercado general de semiconductores.
La densidad de FeRAM se puede aumentar mejorando la tecnología del proceso de fabricación de FeRAM y la estructura de la celda, por ejemplo, desarrollando estructuras de condensadores verticales (similares a DRAM) para reducir el área de efecto en la celda. Sin embargo, reducir el tamaño de la celda puede hacer que la carga de almacenamiento de datos se vuelva demasiado débil para ser detectada. En 2005, Ramtron anunció ventas significativas de productos FeRAM en varios sectores del mercado, incluidos (pero no limitados a) medición electrónica, equipos de transporte ( cajas negras y bolsas de aire inteligentes ), equipos comerciales y de oficina (impresoras y controladores RAID ), instrumentos de medición , equipos médicos, microcontroladores industriales y chips RFID . Otros chips NVRAM existentes, como MRAM , pueden ocupar su lugar en nichos de mercado similares, compitiendo con FeRAM.
Es posible incorporar celdas FeRAM utilizando dos pasos de máscara adicionales en la producción de semiconductores CMOS convencionales [13] . La memoria flash normalmente requiere nueve máscaras. Esto hace posible, por ejemplo, integrar FeRAM en microcontroladores , donde un proceso más simple reduciría el costo. Sin embargo, los materiales utilizados en la fabricación de chips FeRAM no se utilizan mucho en la fabricación de circuitos CMOS. Tanto la capa ferroeléctrica de PZT como los materiales nobles empleados en la fabricación de los electrodos provocan un proceso de oxidación y deterioro mutuo en CMOS.