Proceso tecnológico en la industria electrónica.
La versión actual de la página aún no ha sido revisada por colaboradores experimentados y puede diferir significativamente de la
versión revisada el 15 de septiembre de 2022; las comprobaciones requieren
9 ediciones .
Proceso tecnológico de producción de semiconductores : un proceso tecnológico para la fabricación de productos y materiales semiconductores (p / p); parte del proceso productivo para la fabricación de productos p/p ( transistores , diodos , etc.); consiste en: una secuencia de operaciones tecnológicas (procesamiento, montaje) y de control.
Los equipos de fotolitografía y litografía se utilizan en la producción de productos p/p . La resolución (en micras y nm ) de estos equipos (los llamados estándares de diseño ) determina el nombre del proceso tecnológico específico utilizado.
La mejora en la tecnología y una reducción proporcional en el tamaño de las estructuras p/p contribuyen a la mejora de las características (tamaño, consumo de energía, frecuencias de operación, costo) de los dispositivos semiconductores ( circuitos , procesadores , microcontroladores , etc.). Esto es de particular importancia para los núcleos de los procesadores , en términos de consumo de energía y mejora del rendimiento, por lo tanto, los procesadores (núcleos) de producción en masa en este proceso técnico se enumeran a continuación.
Etapas del proceso tecnológico en la producción de microcircuitos
El proceso tecnológico para la producción de dispositivos semiconductores y circuitos integrados ( microprocesadores , módulos de memoria, etc.) incluye las siguientes operaciones.
- Mecanizado de obleas semiconductoras: las obleas semiconductoras se obtienen con una geometría estrictamente especificada, la orientación cristalográfica deseada (no menos de ± 5 %) y una clase de limpieza superficial. Estas placas sirven posteriormente como piezas en bruto en la fabricación de dispositivos o sustratos para aplicar una capa epitaxial .
- Tratamiento químico (antes de todas las operaciones térmicas): eliminación de una capa semiconductora perturbada mecánicamente y limpieza de la superficie de la oblea. Los principales métodos de procesamiento químico: grabado líquido y gas, métodos de plasma-química. Para obtener un relieve en una placa (perfilado de superficie) en forma de protuberancias y depresiones alternas de una cierta geometría, para grabar ventanas en recubrimientos de enmascaramiento, para desarrollar una imagen latente en una capa fotorresistente expuesta , para eliminar sus residuos polimerizados, para obtener almohadillas de contacto y cableado en una capa de metalización, procesamiento químico (electroquímico).
- El crecimiento epitaxial de una capa semiconductora es la deposición de átomos semiconductores sobre un sustrato, como resultado de lo cual se forma una capa sobre él, cuya estructura cristalina es similar a la del sustrato. En este caso, el sustrato a menudo realiza solo las funciones de un soporte mecánico.
- Obtención de un recubrimiento de enmascaramiento - para proteger la capa semiconductora de la penetración de impurezas en posteriores operaciones de dopaje . La mayoría de las veces, se lleva a cabo oxidando la capa de silicio epitaxial en oxígeno a alta temperatura.
- Fotolitografía : se produce para formar un relieve en una película dieléctrica .
- La introducción de impurezas eléctricamente activas en la placa para formar regiones p y n separadas es necesaria para crear transiciones eléctricas, secciones aislantes. Producido por difusión a partir de fuentes sólidas, líquidas o gaseosas, los principales difusores del silicio son el fósforo y el boro .
La difusión térmica es el movimiento dirigido de partículas de una sustancia en la dirección de disminuir su concentración: está determinada por el gradiente de concentración. A menudo se utiliza para introducir dopantes en obleas de semiconductores (o capas epitaxiales que crecen sobre ellas) para obtener el tipo opuesto de conductividad en comparación con el material original, o elementos con menor resistencia eléctrica.
El dopaje iónico (utilizado en la fabricación de dispositivos semiconductores con alta densidad de unión, celdas solares y estructuras de microondas) está determinado por la energía cinética inicial de los iones en el semiconductor y se realiza en dos etapas:
- los iones se introducen en una oblea semiconductora en una instalación de vacío
- recocido a alta temperatura
Como resultado, se restaura la estructura rota del semiconductor y los iones de impureza ocupan los nodos de la red cristalina.
- Obtención de contactos óhmicos y creación de elementos pasivos en la oblea: uso de procesamiento fotolitográfico en la capa de óxido que cubre las áreas de las estructuras formadas, sobre áreas de tipo n + - o p + altamente dopadas creadas previamente , que proporcionan baja resistencia de contacto, ventanas abiertas . Luego, por deposición al vacío, toda la superficie de la placa se cubre con una capa de metal (metalizado), se elimina el exceso de metal, dejándolo solo en los lugares de las almohadillas de contacto y el cableado. Los contactos así obtenidos se tratan térmicamente (operación de quemado) para mejorar la adherencia del material de contacto a la superficie y reducir la resistencia de contacto. En el caso de rociar aleaciones especiales sobre el material de óxido, se obtienen elementos pasivos de película delgada: resistencias, capacitores, inductancias.
- Al agregar capas adicionales de metal (en los procesos modernos, alrededor de 10 capas), se coloca un dieléctrico (dieléctrico intermetal en inglés , IMD) con orificios pasantes entre las capas.
- Pasivación de la superficie de la placa. Antes de probar los cristales, es necesario limpiar su superficie exterior de varios contaminantes. Es más conveniente (en términos de tecnología) limpiar las placas inmediatamente después de grabar o cortar con un disco, mientras aún no estén divididas en cristales. Esto también es conveniente porque las migas del material semiconductor formadas durante el grabado o entallado de las obleas son potencialmente la causa de defectos cuando se rompen en cristales con la formación de rayas durante el recubrimiento. La mayoría de las veces, las placas se limpian con agua desionizada en unidades de lavado hidromecánicas (cepillo) y luego se secan en una centrífuga, en un gabinete de calefacción a una temperatura que no exceda los 60 °C o mediante calefacción por infrarrojos. En la oblea limpia, se determinan los defectos introducidos por la operación de grabado y rotura de las obleas en cristales, así como durante las operaciones anteriores: fotolitografía, oxidación, deposición, medición (astillas y microfisuras en la superficie de trabajo, arañazos y otros daños en la metalización, residuos de óxido en las almohadillas de contacto, diversas contaminaciones residuales en forma de fotoprotector, barniz, pintura de marcado, etc.).
- Pruebas de placa sin cortar . Por lo general, se trata de pruebas con cabezales de sonda en máquinas clasificadoras automáticas de obleas. En el momento en que las sondas tocan las estructuras a clasificar, se miden los parámetros eléctricos. En el proceso, los cristales defectuosos se marcan y luego se descartan. Las dimensiones lineales de los cristales generalmente no se controlan, ya que su alta precisión está asegurada por un tratamiento superficial mecánico y electroquímico.
- Separación de placas en cristales : divide mecánicamente (cortando) la placa en cristales separados.
- Montaje del cristal y operaciones posteriores de montaje del cristal en la caja y sellado - fijación de las minas al cristal y posterior embalaje en la caja con su posterior sellado.
- Se realizan mediciones y pruebas eléctricas con el objetivo de rechazar productos que tengan parámetros que no cumplan con la documentación técnica. A veces, los microcircuitos se producen especialmente con un límite superior "abierto" de parámetros, que posteriormente permiten el funcionamiento en modos anormales de alta carga para otros microcircuitos (consulte, por ejemplo, Computadoras con overclocking ).
- El control de salida , que completa el ciclo tecnológico de fabricación de un dispositivo, es una tarea muy importante y difícil (por ejemplo, verificar todas las combinaciones de un circuito que consta de 20 elementos con 75 (total) entradas, utilizando un dispositivo que funciona según el principio de control funcional a una velocidad de 10 4 comprobaciones por segundo, ¡tardará 10 19 años!)
- El marcado , la aplicación de una capa protectora y el envasado son las operaciones finales antes del envío del producto terminado al consumidor final.
Las tecnologías para la producción de productos semiconductores con tamaños de elementos submicrónicos se basan en una gama extremadamente amplia de procesos físicos y químicos complejos: las películas delgadas se obtienen mediante pulverización térmica y de plasma iónico en vacío, las obleas se mecanizan de acuerdo con la clase de pureza 14 con una Desviación de la planitud de no más de 1 micra , el la radiación láseryultrasonido , se utiliza recocido en oxígeno e hidrógeno, las temperaturas de funcionamiento durante la fusión de metales alcanzan más de 1500 ° C, mientras que los hornos de difusión mantienen la temperatura con una precisión de 0,5 ° C, los elementos y compuestos químicos peligrosos son ampliamente utilizados (por ejemplo, fósforo blanco ).
Todo esto conduce a requisitos especiales de higiene industrial, la llamada "higiene electrónica", ya que en el área de trabajo de procesamiento de obleas semiconductoras o en operaciones de ensamblaje de cristales no debe haber más de cinco partículas de polvo de 0,5 micras. en 1 litro de aire. Por lo tanto, en las salas limpias de las fábricas para la producción de dichos productos, todos los trabajadores deben usar overoles especiales [1] . En los materiales promocionales de Intel, los overoles de los trabajadores se llamaban traje de conejito ("traje de conejito") [2] [3] .
Procesos tecnológicos de las décadas de 1970 - 1980
Los primeros procesos técnicos, antes de la estandarización de NTRS (National Technology Roadmap for Semiconductors) e ITRS , se denominaban "xx microns" (xx micrones), donde xx denotaba primero la resolución técnica del equipo litográfico y luego comenzaba a denotar la longitud del transistor. compuerta, medio paso de líneas metálicas (half pitch) y ancho de línea metálica. En la década de 1970 había varios procesos técnicos, en particular 20, 10, 8, 6, 4, 3, 2 micras; en promedio, cada tres años hubo una disminución en el paso con un coeficiente de 0.7 [4]
3 µm
3 µm es una tecnología de proceso que corresponde al nivel de tecnología alcanzado en 1975 por Zilog ( Z80 ) y en 1979 por Intel ( Intel 8086 ). Corresponde a la resolución lineal de los equipos litográficos, aproximadamente igual a 3 µm.
1,5 µm
1,5 µm es una tecnología de proceso que corresponde al nivel de tecnología alcanzado por Intel en 1982. Corresponde a la resolución lineal de los equipos litográficos, aproximadamente igual a 1,5 µm.
0,8 µm
0,8 micras es una tecnología de proceso que corresponde al nivel de tecnología alcanzado a finales de los 80 y principios de los 90 por Intel e IBM .
0,6 µm / 0,5 µm
La tecnología de proceso lograda por las instalaciones de producción de Intel e IBM en 1994-1995.
- CPU 80486DX4 (1994)
- IBM/Motorola PowerPC 601, el primer chip de la arquitectura PowerPC
- Intel Pentium a 75, 90 y 100 MHz
- MCST-R100 (1998, 0,5 µm, 50 MHz)
Tecnología de procesos después de mediados de la década de 1990
Las designaciones de procesos implementados desde mediados de la década de 1990 fueron estandarizadas por NTRS e ITRS y se conocieron como "Nodo tecnológico" o "Ciclo". Las dimensiones reales de las puertas de los transistores en los circuitos lógicos se han vuelto algo más pequeñas que las indicadas en el nombre de los procesos técnicos 350 nm - 45 nm debido a la introducción de tecnologías de reducción de patrón de resistencia y cenizas de resistencia . Desde entonces, los nombres comerciales de los procesos técnicos han dejado de corresponder a la longitud de la persiana [4] [5] .
Con la transición a la próxima tecnología de proceso ITRS, el área ocupada por una celda estándar de 1 bit de memoria SRAM se redujo a la mitad en promedio. Entre 1995 y 2008, esta duplicación de la densidad de transistores ocurrió en promedio cada 2 años [4] .
350 nm
350 nm es una tecnología de proceso que iguala el nivel de tecnología alcanzado en 1995-97 por los principales fabricantes de chips como Intel, IBM y TSMC . Corresponde a la resolución lineal de los equipos litográficos, aproximadamente igual a 0,35 µm.
250 nm
250 nm es una tecnología de proceso que corresponde al nivel de tecnología alcanzado en 1998 por los principales fabricantes de chips. Corresponde a la resolución lineal de los equipos litográficos, aproximadamente igual a 0,25 µm.
Se utilizan hasta 6 capas de metal, el número mínimo de máscaras litográficas es de 22 .
180 nm
180 nm es una tecnología de proceso que corresponde al nivel de tecnología alcanzado en 1999 por los principales fabricantes de chips. Corresponde a duplicar la densidad de empaque del proceso anterior de 0.25 µm Además, por primera vez se utilizan conexiones internas basadas en chips en base Cobre de menor resistencia que el aluminio anterior.
Contiene hasta 6-7 capas de metal. El número mínimo de máscaras litográficas es de unas 22 .
130 nm
130 nm es una tecnología de proceso que corresponde al nivel de tecnología alcanzado en 2001 por los principales fabricantes de chips. De acuerdo con los modelos ITRS [6] , corresponde a duplicar la densidad de colocación de elementos en relación con la anterior tecnología de proceso de 0,18 micras.
- Intel Pentium III Tualatin - junio de 2001
- Intel Celeron Tualatin-256 - Octubre de 2001
- Intel Pentium M Banias - marzo de 2003
- Intel Pentium 4 Northwood - enero de 2002
- Intel Celeron Northwood-128 - septiembre de 2002
- Intel Xeon Prestonia y Gallatin - febrero de 2002
- AMD Athlon XP pura sangre, Thorton y Barton
- AMD Athlon MP pura sangre - agosto de 2002
- AMD Athlon XP-M pura sangre, Barton y Dublin
- AMD Duron Applebred - agosto de 2003
- AMD K7 Sempron Thoroughbred-B, Thorton y Barton - julio de 2004
- AMD K8 Sempron París - julio de 2004
- AMD Athlon 64 Clawhammer y Newcastle - Septiembre de 2003
- Mazo AMD Opteron - junio de 2003
- MCST Elbrus 2000 (1891BM4Я) - julio de 2008
- MCST-R500S (1891VM3) - 2008, 500 MHz
Tecnología de proceso de menos de 100 nm
Las diferentes alianzas tecnológicas pueden seguir diferentes pautas (Foundry/IDM) para referirse a procesos más finos. En particular, TSMC usa las designaciones 40nm, 28nm y 20nm para procesos que son similares en densidad a los procesos de 45nm, 32nm y 22nm de Intel, respectivamente [7] .
90nm
90 nm es una tecnología de proceso correspondiente al nivel de tecnología de semiconductores, que se logró en 2002-2003 . De acuerdo con los modelos ITRS [6] , corresponde a duplicar la densidad de colocación de elementos en relación al proceso técnico anterior de 0,13 µm.
El proceso de diseño de 90 nm se utiliza a menudo con tecnologías de silicio deformado, así como con nuevos materiales dieléctricos dieléctricos de bajo k .
65nm
65 nm es una tecnología de proceso que corresponde al nivel de tecnología alcanzado en 2004 por los principales fabricantes de chips. De acuerdo con los modelos ITRS [6] , corresponde a duplicar la densidad de colocación de elementos en relación con la anterior tecnología de proceso de 90 nm.
45 nm / 40 nm
45 nm y 40 nm es un proceso técnico correspondiente al nivel de tecnología alcanzado en 2006-2007 por las principales empresas de fabricación de chips. Según los modelos ITRS [6] , corresponde a una duplicación de la densidad de colocación de elementos en relación con la anterior tecnología de proceso de 65 nm.
Se convirtió en una revolución para la industria de la microelectrónica, ya que fue la primera tecnología de proceso que utilizó tecnología de compuerta de metal / high-k [8] [9] (HfSiON / TaN en tecnología Intel), para reemplazar el SiO 2 /poli-Si
agotado físicamente.
32nm / 28nm
32 nm es un proceso técnico que corresponde al nivel de tecnología alcanzado en 2009-2010 por las empresas líderes en la fabricación de chips. De acuerdo con los modelos ITRS [6] , corresponde a duplicar la densidad de colocación de elementos en relación con la anterior tecnología de proceso de 45 nm.
En el otoño de 2009, Intel estaba en transición a esta nueva tecnología de proceso [10] [11] [12] [13] [14] . Desde principios de 2011, los procesadores se fabrican utilizando esta tecnología de proceso.
En el tercer trimestre de 2010, la fábrica Fab 12 de TSMC en Taiwán comenzó la producción en masa de productos utilizando la tecnología, que recibió la designación comercial "28 nanómetros" [15] (no es una designación recomendada por ITRS).
En mayo de 2011 , Altera lanzó el chip más grande del mundo, que consta de 3.900 millones de transistores, utilizando tecnología de 28 nm [20] .
22nm / 20nm
22 nm es un proceso técnico correspondiente al nivel de tecnología alcanzado en 2009-2012 . empresas líderes - fabricantes de microcircuitos. Corresponde a duplicar la densidad de los elementos en relación a la anterior tecnología de proceso de 32 nm.
Los elementos de 22 nm se forman mediante fotolitografía, en la que la máscara se expone a la luz a una longitud de onda de 193 nm [21] [22] .
En 2008, en la exposición anual de alta tecnología International Electron Devices Meeting en San Francisco, una alianza tecnológica de IBM, AMD y Toshiba demostró una celda de memoria SRAM fabricada con una tecnología de proceso de 22 nm a partir de transistores tipo FinFET que, a su vez, se fabrican utilizando tecnología avanzada high-k /metal gate (las puertas de transistores no están hechas de silicio, sino de hafnio ), con un área de solo 0,128 μm² (0,58 × 0,22 μm) [23] .
IBM y AMD también anunciaron el desarrollo de una celda SRAM de 0,1 μm² basada en una tecnología de proceso de 22 nm [24] .
Las primeras muestras de prueba viables de estructuras regulares (SRAM) fueron presentadas al público por Intel en 2009 [25] . Los chips de prueba de 22 nm son módulos lógicos y de memoria SRAM. Las celdas SRAM con tamaños de 0,108 y 0,092 µm2 funcionan en matrices de 364 millones de bits. La celda de 0,108 µm² está optimizada para entornos de bajo voltaje, mientras que la celda de 0,092 µm² es la celda SRAM más pequeña que se conoce en la actualidad.
Esta tecnología se utiliza para producir (desde principios de 2012):
- Intel Ivy Bridge /Ivy Bridge-E
- Intel Haswell (seguidor de Ivy Bridge, con GPU integrada).
- Intel Bay Trail -M (Pentium móvil y Celeron en microarquitectura Silvermont; septiembre de 2013)
16nm / 14nm
A partir de mayo de 2014, Samsung continuó desarrollando tecnología de proceso LPE/LPP de 14 nm [26] ; y planea lanzar procesadores para Apple en 2015 [27] .
A partir de septiembre de 2014, TSMC continuó desarrollando la tecnología de proceso del transistor de efecto de campo de aletas ( FinFET ) de 16 nm y planeó comenzar la producción de 16 nm en el primer trimestre de 2015 [28] .
De acuerdo con la amplia estrategia de Intel , originalmente se esperaba una reducción a 14 nm un año después de la introducción del chip Haswell (2013); Los procesadores de la nueva tecnología de proceso utilizarán una arquitectura denominada Broadwell . Para las capas críticas de la tecnología de proceso de 14 nm, Intel requería el uso de máscaras con tecnología de litografía inversa (ILT) y SMO (Source Mask Optimization) [29]
La compañía MCST en 2021 presentó el procesador Elbrus-16C de 16 nm .
En abril de 2018, AMD presentó los procesadores Zen+ basados en un proceso mejorado de 14nm, denominado tentativamente como "12nm":
- Ryzen 5 2600 y 2600X
- Ryzen 7 2700 y 2700X
10nm
El fabricante taiwanés United Microelectronics Corporation (UMC) ha anunciado que se unirá a IBM Technology Alliance para participar en el desarrollo de un proceso CMOS de 10 nm [31] .
En 2011, se publicó información sobre los planes de Intel para introducir una tecnología de proceso de 10 nm para 2018 [32] , en octubre de 2017, Intel anunció planes para comenzar la producción antes de finales de 2017 [33] , pero al final, después del lanzamiento de un lote extremadamente limitado de procesadores móviles Intel Core i3-8121U de 10 nm en 2018, la producción en masa de procesadores Intel que utilizan la tecnología de proceso de 10 nm comenzó recién en 2019 para dispositivos móviles y en 2020 para dispositivos de escritorio.
TSMC planeó la producción de prueba de acuerdo con los estándares de 10 nm para 2015 y la producción en serie para 2016 [34] .
A principios de 2017, la salida de 10 nm era aproximadamente el 1 % de la producción de TSMC [35]
Samsung lanzó la producción de 10nm en 2017 [36]
- Apple A11 Bionic: procesador de seis núcleos de 64 bits para iPhone 8 (2017).
- Cannon Lake es la primera generación de varios procesadores Intel móviles de 10 nm con el núcleo de gráficos desactivado [37] .
- Ice Lake es la segunda generación de procesadores Intel de 10nm.
- Boca de dragón 835.
- boca de dragón 845 [38] .
7nm
Intel en tecnología de proceso de 7nm (esperado en 2022) [39] , según Hardwareluxx, planea colocar 242 millones de transistores por milímetro cuadrado [40] .
En 2018, las fábricas de TSMC comenzaron la producción de los procesadores móviles Apple A12 [41] , Kirin 980 [42] y Snapdragon 855 [43] . La producción de procesadores de 7nm basados en la arquitectura x86 se retrasa, las primeras muestras de esta arquitectura no aparecen antes de 2019. Según la publicación en línea Russian Tom's Hardware Guide , usando la primera generación de la tecnología de proceso de 7nm, TSMC puede colocar 66 millones de transistores por milímetro cuadrado, mientras que al mismo tiempo, usando la tecnología de proceso de 10nm, Intel puede colocar 100 millones de transistores en un área similar [44] . Transición a la segunda generación[ aclarar ] El proceso de 7nm de TSMC tuvo lugar en 2019. El primer producto producido en masa utilizando esta tecnología de proceso fue el Apple A13 .
El SMIC chino ha estado produciendo chips de 7nm en sus equipos antiguos desde 2021 [45]
Productos:
6nm / 5nm
El 16 de abril de 2019, TSMC anunció el desarrollo de la tecnología de proceso de 6 nm en producción de riesgo, que permite aumentar la densidad de empaquetado de elementos de microcircuito en un 18 %, esta tecnología de proceso es una alternativa más económica a la tecnología de proceso de 5 nm, le permite escalar fácilmente las topologías desarrolladas para 7 nm [49] .
En la primera mitad de 2019, TSMC comenzó a asumir riesgos en la fabricación de chips de 5 nm. [50] ; la transición a esta tecnología permite aumentar la densidad de empaquetamiento de los componentes electrónicos en un 80 % y aumentar la velocidad en un 15 % [51] . Según China Renaissance, la tecnología de proceso TSMC N5 incluye 170 millones de transistores por milímetro cuadrado [52] .
Samsung en marzo de 2017 presentó una hoja de ruta para el lanzamiento de procesadores para tecnologías de 7 y 5 nm. Durante la presentación, el vicepresidente de tecnología de Samsung, Ho-Q Kang, señaló que muchos fabricantes han encontrado un problema al desarrollar tecnologías por debajo de los 10 nm. Sin embargo, Samsung logró el objetivo, cuya clave fue el uso de un transistor de efecto de campo con una puerta de "anillo" ( GAAFET ). Estos transistores permitirán a la empresa continuar reduciendo su tamaño a 7nm y 5nm. La empresa utilizará litografía ultravioleta extrema (EUV) [53] para fabricar las obleas . En 2020, Samsung comenzó la producción en masa de chips de 5 nm [54] . La densidad de la tecnología de proceso Samsung 5LPE fue de 125-130 millones de transistores por milímetro cuadrado [52] .
El primer producto producido en masa utilizando la tecnología de proceso de 5nm fue el Apple A14 , presentado en septiembre de 2020. Detrás de él, en noviembre de 2020, se presentó el procesador Apple M1 , diseñado para computadoras Macintosh .
4nm
3nm
El Centro de Investigación IMEK (Bélgica) y Cadence Design Systems crearon la tecnología y, a principios de 2018, lanzaron las primeras muestras de prueba de microprocesadores que utilizan tecnología de 3 nm [55] .
Según TSMC , que introdujo una topología de 3 nm a fines de 2020, cambiar a ella aumentará el rendimiento del procesador en un 10-15 % en comparación con los chips actuales de 5 nm, y su consumo de energía disminuirá en un 25-30 %. [56]
Samsung tiene como objetivo comenzar a fabricar productos de 3 nm utilizando la tecnología GAAFET para 2021 [57] [58] .
El 30 de junio de 2022 , Samsung anunció que había comenzado la producción en masa de procesadores de 3nm, convirtiéndose en la primera empresa en lograrlo [59] [60] .
Intel , en colaboración con TSMC, pretende lanzar su primer procesador de 3nm a principios de 2023 (Intel tiene una propuesta de diseño de al menos dos chips de 3nm, uno para portátiles y otro para uso en servidores). Además, Apple también se está preparando para la transición a 3 nm: planea hacerlo en la primavera de 2022 con el lanzamiento de una nueva modificación de la tableta iPad Pro . [56]
2 nm
En mayo de 2021, IBM anunció la creación del primer chip de 2 nm [61] [62] .
Según el CEO de TSMC , como parte de la transición a la tecnología de 2 nm, el énfasis está en la eficiencia energética: la velocidad de conmutación de los transistores, que afecta directamente el rendimiento del componente, aumentará en un 10-15 % con el mismo consumo de energía. , o será posible lograr una reducción del consumo de energía de un 20-30 % con el mismo nivel de rendimiento; la densidad de transistores en comparación con el proceso N3E aumentará solo un 20% (que está por debajo del aumento típico). [63] . Los chips de 2 nm de TSMC (tecnología de proceso N2) aparecerán en 2026 [64]
Según las suposiciones [65] , en 2029 Intel planea cambiar a 1,4 nm.
Véase también
Notas
- ↑
Como equipo de protección personal se utilizan overoles de tela metalizada (overoles, batas, mandiles, camperas con capucha y goggles incorporados)
- Gorodilin V. M. , Gorodilin V. V. § 21. Radiaciones, sus efectos sobre el medio ambiente y medidas de lucha por el medio ambiente. // Ajuste de equipos de radio. - Cuarta edición, revisada y ampliada. - M. : Escuela Superior, 1992. - S. 79. - ISBN 5-06-000881-9 .
- ↑ Diminutividad y pureza (enlace inaccesible) . Consultado el 17 de noviembre de 2010. Archivado desde el original el 5 de agosto de 2013. (indefinido)
- ↑ Museo Intel: de la arena a los circuitos . Consultado el 17 de noviembre de 2010. Archivado desde el original el 20 de noviembre de 2010. (indefinido)
- ↑ 1 2 3 H. Iwai. Hoja de ruta para 22 nm y más allá // Ingeniería microelectrónica. — Elsevier, 2009. — Vol. 86 , edición. 7-9 . - Pág. 1520-1528 . -doi : 10.1016/ j.mee.2009.03.129 . Archivado desde el original el 23 de septiembre de 2015. ; diapositivas Archivado el 2 de abril de 2015 en Wayback Machine .
- ↑ ¿Qué significa '45-nm'? Archivado el 28 de marzo de 2016 en Wayback Machine // EDN, 22 de octubre de 2007 "El resultado fue que alrededor de 350 nm (en realidad llamados 0,35 micras en esos días), los "350 nm" se habían convertido simplemente en el nombre del proceso en lugar de que una medida de cualquier dimensión física".
- ↑ 1 2 3 4 5 Hoja de ruta de controladores de sistema y tecnología de diseño de semiconductores: Proceso y estado - Parte 3 Archivado el 2 de abril de 2015 en Wayback Machine , 2013: " Modelo de controlador ITRS MPU... escalado el número de transistores lógicos... por 2 × por nodo tecnológico. Dado que las dimensiones se reducen 0,7 veces por nodo y, por lo tanto, la densidad de diseño nominal se duplica, este modelo de escalado simple permite que el tamaño del dado permanezca constante en todos los nodos de tecnología. »
- ↑ Scotten Jones . ¿Quién liderará a 10nm? , SemiWiki (29 de septiembre de 2014). Archivado desde el original el 14 de junio de 2016. Consultado el 27 de octubre de 2015.
- ↑ DOSSIER DE PRENSA - Primeros chips de 45 nm: ecológicos. Más rápido. 'Enfriador'. . Consultado el 5 de enero de 2014. Archivado desde el original el 6 de enero de 2014. (indefinido)
- ↑ Intel demuestra el avance del transistor High-k + Metal Gate en microprocesadores de 45 nm . Consultado el 5 de enero de 2014. Archivado desde el original el 6 de enero de 2014. (indefinido)
- ↑ Intel 32nm Logic Technology Archivado el 5 de junio de 2011 en Wayback Machine .
- ↑ Procesadores Intel en tecnología de 32nm (enlace inaccesible) . Consultado el 6 de junio de 2010. Archivado desde el original el 30 de marzo de 2010. (indefinido)
- ↑ Nuevos detalles sobre la próxima tecnología lógica de 32 nm de Intel Archivado el 4 de noviembre de 2009 en Wayback Machine .
- ↑ Libro blanco Introducción a la tecnología de proceso de 32 nm de Intel Archivado el 24 de agosto de 2009 en Wayback Machine .
- ↑ Tecnología lógica de 32 nm de alto rendimiento con transistores de puerta de metal High-k + de segunda generación . Consultado el 6 de junio de 2010. Archivado desde el original el 21 de agosto de 2010. (indefinido)
- ↑ TSMC supera los desafíos de 40nm para lanzar a 28nm este año (enlace inaccesible) . Consultado el 19 de junio de 2019. Archivado desde el original el 6 de octubre de 2017. (indefinido)
- ↑ AMD soluciona los inconvenientes de Bulldozer en la arquitectura Steamroller . Consultado el 13 de julio de 2013. Archivado desde el original el 21 de junio de 2013. (indefinido)
- ↑ ¿La nueva arquitectura "Steamroller" de AMD en 2014? Archivado el 28 de febrero de 2014 en Wayback Machine // 3.01.2013
- ↑ MCST . Nuevo microprocesador de 8 núcleos Elbrus-8C . Archivado el 11 de noviembre de 2020. Consultado el 26 de junio de 2014.
- ↑ Microprocesador de ocho núcleos con arquitectura Elbrus (enlace inaccesible) . Archivado desde el original el 25 de junio de 2014. (indefinido)
- ↑ Altera Corporation establece un nuevo récord en la industria: Stratix V Field-Programmable Gate Array (FPGA) (enlace no disponible) . Consultado el 29 de mayo de 2011. Archivado desde el original el 5 de marzo de 2016. (indefinido)
- ↑ Noticias del Intel Developer Forum (IDF) celebrado del 22 al 24 de septiembre en San Francisco (enlace inaccesible)
- ↑ The Rosetta Stone of Lithography Archivado el 28 de noviembre de 2013 en Wayback Machine , 2013-11-20, basado en Lars Leibmann, The Escalating Design Impact of Resolution-Challenged Lithography. CICAD 2013
- ↑ IBM, AMD y Toshiba demuestran la primera celda de memoria SRAM de 22 nm (enlace no disponible)
- ↑ IBM y AMD demostrarán una celda de memoria de 22 nm (enlace no disponible) . Consultado el 7 de junio de 2010. Archivado desde el original el 5 de marzo de 2016. (indefinido)
- ↑ Hechos de noticias de 22nm del Foro de desarrolladores de Intel . Consultado el 6 de junio de 2010. Archivado desde el original el 7 de octubre de 2009. (indefinido)
- ↑ [1] Archivado el 17 de mayo de 2014 en Wayback Machine // digitimes.com
- ↑ Samsung producirá procesadores para Apple según los estándares de 14 nm. Archivado desde el original el 5 de julio de 2017. // iXBT.com
- ↑ TSMC comenzará la producción de 16 nm en el primer trimestre de 2015 Archivado el 1 de agosto de 2014 en Wayback Machine // nvworld.ru
- ↑ V. Singh. EUV: The Computational Landscape EUVL Workshop, 2014 Archivado el 22 de diciembre de 2015 en Wayback Machine "ILT+SMO se utilizan para afinar la imagen de máscaras críticas para nodos de 14 nm y 10 nm"
- ↑ Intel comienza a vender procesadores Celeron N3000, N3050, N3150 y Pentium N3700 ( Braswell ) de 14nm
- ↑ UMC se unirá a IBM en el desarrollo de tecnología de proceso de 10nm . Consultado el 17 de junio de 2013. Archivado desde el original el 19 de junio de 2013. (indefinido)
- ↑ La diapositiva de Intel filtrada apunta a la tecnología de proceso de 10 nm en 2018 Archivado el 23 de diciembre de 2011 en Wayback Machine // 3DNews
- ↑ Los procesadores Intel de 10 nm seguirán apareciendo este año, pero en cantidades muy limitadas . Archivado el 30 de octubre de 2017 en Wayback Machine // IXBT.com, octubre de 2017
- ↑ El próximo año, TSMC planea comenzar la prueba, y en 2016: producción en serie de acuerdo con los estándares de 10 nm. Archivado el 10 de febrero de 2019 en Wayback Machine // IXBT.com
- ↑ [2] Archivado el 7 de noviembre de 2017 en Wayback Machine // eetimes.com
- ↑ [3] Archivado el 7 de noviembre de 2017 en Wayback Machine // eetimes.com
- ↑ Los procesadores Intel Ice Lake de 10nm pueden retrasarse hasta 2020 (el hecho de que Intel no se llevó bien con el proceso de 10nm ya no es un secreto) Archivado el 18 de septiembre de 2018 en Wayback Machine // IXBT.com, 18 de septiembre de 2018
- ↑ Especificaciones de Snapdragon 845 | Android Lima . androidlime.ru Consultado el 23 de mayo de 2018. Archivado desde el original el 24 de mayo de 2018. (Ruso)
- ↑ El calendario de lanzamiento de 7nm de Intel en 2022 será bastante ajustado
- ↑ Andréi Schilling. Comparación de procesos: TSMC 5 nm, Intel 10 nm y GloFo 7 nm . "Hardwareluxx" (18 de mayo de 2018). Consultado el 10 de septiembre de 2019. Archivado desde el original el 9 de marzo de 2019. (indefinido)
- ↑ Ha comenzado la producción de los procesadores Apple A12 para los nuevos iPhone (ruso) , Wylsacom (23 de mayo de 2018). Archivado desde el original el 1 de agosto de 2018. Consultado el 1 de agosto de 2018.
- ↑ Huawei lanza la producción del procesador Kirin 980 para Mate 20, P30 y otros teléfonos inteligentes (ruso) , AKKet (8 de abril de 2018). Archivado desde el original el 1 de agosto de 2018. Consultado el 1 de agosto de 2018.
- ↑ Snapdragon 855 lanzado a la producción en masa (ruso) , android-1.com . Archivado desde el original el 1 de agosto de 2018. Consultado el 1 de agosto de 2018.
- ↑ AMD Ryzen 3000: todo lo que necesita saber sobre las CPU de última generación . THG.ru (5 de febrero de 2019). Consultado el 7 de marzo de 2019. Archivado desde el original el 7 de marzo de 2019. (indefinido)
- ↑ El SMIC chino ha estado lanzando chips de 7 nm en equipos antiguos durante aproximadamente un año; son similares a las soluciones de TSMC .
- ↑ AMD: las primeras CPU de este tipo no se lanzarán hasta el próximo año Archivado el 3 de noviembre de 2018 en Wayback Machine // IXBT.com , noviembre de 2018
- ↑ AMD se prepara para hacerse cargo del mercado de portátiles con APU Ryzen 4000 de 7nm Archivado el 5 de abril de 2020 en Wayback Machine // 3DNews, 16/03/2020
- ↑ Las CPU AMD Zen 3 ofrecen una nueva arquitectura , ganancias significativas de IPC y más . Consultado el 14 de enero de 2020. Archivado desde el original el 26 de diciembre de 2019.
- ↑ TSMC presenta el proceso de 6 nanómetros . TSMC. Consultado el 18 de abril de 2019. Archivado desde el original el 18 de abril de 2019.
- ↑ TSMC completa el desarrollo de la tecnología de proceso de 5 nm: comienza la producción riesgosa . 3DNoticias . Consultado el 10 de abril de 2019. Archivado desde el original el 8 de abril de 2019. (Ruso)
- ↑ TSMC y OIP Ecosystem Partners ofrecen la primera infraestructura de diseño completa de la industria para la tecnología de procesos de 5 nm . TSMC. Consultado el 18 de abril de 2019. Archivado desde el original el 14 de abril de 2019.
- ↑ 1 2 Konstantin Jodakovski. TSMC habló sobre procesos técnicos prometedores: 2nm, en desarrollo, 3nm y 4nm, en camino a la producción en 2022 . 3dnews.ru (27 de abril de 2021). Consultado el 28 de abril de 2021. Archivado desde el original el 28 de abril de 2021. (indefinido)
- ↑ Samsung aumenta a 7nm el próximo año Archivado el 13 de julio de 2017 en Wayback Machine // fudzilla.com
- ↑ Aleksey Razin. Samsung ha comenzado la producción en masa de chips de 5nm y se está preparando para ofrecer 4nm . 3dnews.ru (2 de noviembre de 2020). Consultado el 28 de abril de 2021. Archivado desde el original el 7 de noviembre de 2020. (indefinido)
- ↑ Imec y Cadence graban el primer chip de prueba de 3nm de la industria . Consultado el 18 de marzo de 2018. Archivado desde el original el 18 de marzo de 2018. (indefinido)
- ↑ 1 2 Intel da un salto récord en tecnología. Pasará de chips de 10nm a 3nm de última generación .
- ↑ Samsung planea comenzar la producción en masa de 3nm en 2021 . Resumen digital diario de noticias 3D . Consultado el 10 de abril de 2019. Archivado desde el original el 10 de abril de 2019. (Ruso)
- ↑ Samsung planea la producción en masa de chips GAAFET de 3 nm en 2021 . Hardware de Tom (11 de enero de 2019). Recuperado: 18 de enero de 2019.
- ↑ "Samsung de Schrödinger ": la producción de los últimos procesadores de 3nm no es tan masiva como se anunció
- ↑ visita a Corea del Sur: el presidente de EE. UU., Joseph Biden, autografió una oblea de silicio con muestras de los primeros chips de 3 nm fabricados por Samsung Electronics Copia de archivo del 5 de agosto de 2022 en Wayback Machine // 3/08/2022
- ↑ https://www.cnews.ru/news/top/2021-05-06_sozdan_pervyj_v_mire_protsessor . cnews.ru . Consultado el 6 de mayo de 2021. Archivado desde el original el 6 de mayo de 2021. (indefinido)
- ↑ Dra. Ian Cutress. IBM crea el primer chip de 2nm . anandtech _ Consultado el 6 de mayo de 2021. Archivado desde el original el 6 de mayo de 2021. (indefinido)
- ↑ TSMC podría mejorar el rendimiento del proceso de 2nm , pero sería demasiado costoso
- ↑ TSMC anunció la tecnología de proceso N2 : los chips de 2 nm aparecerán en 2026
- ↑ MarkTyson . Intel Senior Fellow predice un futuro brillante para la Ley de Moore Archivado el 11 de agosto de 2020 en Wayback Machine // Hexus, 12 de diciembre de 2019
Literatura
- Gotra Z. Yu. Manual de tecnología de dispositivos microelectrónicos. - Lvov: Kamenyar , 1986. - 287 p.
- Ber A. Yu., Minsker F. Ye. Montaje de dispositivos semiconductores y circuitos integrados. - M. : "Escuela Superior", 1986. - 279 p.
- Pierce K., Adams A., Katz L. Tecnología VLSI. En 2 libros. — M .: Mir, 1986. — 404 p.
- Hanke H. I., Fabian H. Tecnología de producción de equipos radioelectrónicos. - M. : Energía, 1980. - 463 p.
- Bushminsky IP, Morozov GV Diseño tecnológico de microcircuitos de microondas. - M. : MGTU, 2001. - 356 p. — ISBN 5-7038-1687-4 .
Enlaces