Núcleo (microarquitectura)

La versión actual de la página aún no ha sido revisada por colaboradores experimentados y puede diferir significativamente de la versión revisada el 9 de julio de 2019; las comprobaciones requieren 7 ediciones .
núcleo Intel
UPC
Producción 2006
Desarrollador Intel
Fabricante
Frecuencia de la CPU 1,06-3,33  GHz
Frecuencia FSB 533—1600 MT  / s
Producción tecnológica 65-45  nm
Conjuntos de instrucciones x86-64, MMX, SSE, SSE2, SSE3, SSSE3, SSE4 (Penryn)
Numero de nucleos 1-4 (2-6 Xeon)
caché L1 64 KB por núcleo
caché L2 1 - 8 MB
caché L3 8 - 16 MB (Xeon)
conector
Núcleos
  • Conroe
  • Merom
  • kentsfield
estallido de redNehalem

La microarquitectura Intel Core es una arquitectura de microprocesador multinúcleo presentada por Intel en el primer trimestre de 2006 . La microarquitectura Intel Core se basa en una versión actualizada del núcleo Yonah y puede considerarse la última iteración de la microarquitectura Intel P6 , cuya historia se remonta al Pentium Pro presentado en 1995 . Los requisitos excesivos de energía y enfriamiento de los procesadores basados ​​en la microarquitectura NetBurst y la incapacidad resultante para aumentar la velocidad del reloj de manera eficiente , así como otros cuellos de botella como la ineficiencia de la tubería , son las razones principales por las que Intel abandonó la microarquitectura NetBurst . La microarquitectura Intel Core fue desarrollada por el equipo de Intel Israel ( IDC ), que previamente había desarrollado el procesador móvil Pentium M.

La microarquitectura Intel Core proporciona alto rendimiento, ahorro de energía y capacidad de respuesta en entornos multitarea. Tiene múltiples núcleos y soporte de hardware para virtualización ( Intel VT ), así como Intel 64 y SSE3 .

Los primeros procesadores que usaron esta arquitectura estaban en la familia Core 2 y tenían el nombre código Merom , Conroe y Woodcrest . Merom era para computadoras móviles, Conroe para computadoras de escritorio y Woodcrest para servidores y estaciones de trabajo. Aunque sus arquitecturas son idénticas, las tres líneas de procesadores difieren en el uso de sockets , el tipo de bus y el consumo de energía. Parte de los procesadores basados ​​en la microarquitectura Core tienen la marca Pentium Dual-Core , y los procesadores del segmento de precios más bajos tienen la marca Celeron . Los procesadores para servidores y estaciones de trabajo se venden bajo la marca Xeon y para usuarios de PC de escritorio y móviles como Core 2 . A pesar de su nombre, los procesadores comercializados como Intel Core en realidad no utilizan la microarquitectura Core.

Tecnología

Amplia ejecución dinámica

La microarquitectura Intel Core está diseñada desde cero, pero siguiendo la filosofía de la microarquitectura Pentium M. La tubería de ejecución tiene 14 etapas, menos de la mitad de la longitud de la tubería de la generación anterior de Prescott (31 etapas), una característica clave de la tecnología Dynamic Command Execution .

Cada núcleo de microprocesador puede recibir, procesar, ejecutar y descartar hasta cuatro instrucciones completas simultáneamente. Esto mejora enormemente el rendimiento con respecto a las tecnologías de procesador P6 , PM (Banias, Dothan y Yonah) y NetBurst de la competencia, que solo admiten tres instrucciones a la vez.

Caché inteligente avanzado

La nueva arquitectura está optimizada para la arquitectura de procesador de doble núcleo. El caché L1 principal está vinculado a un caché L2 compartido para ambos núcleos (los datos contenidos en L1 están necesariamente contenidos en L2) para lograr el máximo rendimiento por vatio y mejorar la escalabilidad.

Macro Fusión

Otra nueva tecnología incluida en el diseño de la microarquitectura Intel Core es la tecnología Macro Fusion ,  que permite combinar algunas instrucciones x86 comunes en una sola instrucción para su ejecución. En versiones anteriores de la microarquitectura del procesador, cada instrucción se descodificaba independientemente de las demás. Al usar Macro Fusion, algunos pares de instrucciones (por ejemplo, una comparación y una instrucción de salto condicional ) se pueden combinar en una microinstrucción ( micro-op en inglés ) durante la decodificación , que luego se ejecutará exactamente como una microinstrucción. Para respaldar de manera efectiva esta tecnología, la arquitectura Intel Core utiliza ALU avanzadas que pueden admitir la ejecución de tales microinstrucciones fusionadas.  

Enlaces