DLX es una arquitectura de microprocesador RISC canalizada académica de 32 bits desarrollada por John Hennessy y David Patterson (los arquitectos de las arquitecturas MIPS y Berkeley RISC, respectivamente). DLX es un MIPS simplificado y tiene una arquitectura de carga/almacenamiento. Diseñado principalmente para la docencia y ampliamente utilizado en cursos universitarios de arquitectura informática.
Las instrucciones DLX están codificadas en 32 bits y se dividen en 3 tipos : R , I , J. Las instrucciones R funcionan solo en registros, codifican tres números de registro. Las instrucciones I codifican 2 registros y tienen una constante de 16 bits ( inmediata ). Las instrucciones J son instrucciones de salto y contienen una dirección de 26 bits.
Los códigos de operación son de seis bits, por lo que son posibles 64 instrucciones básicas. Se necesitan 5 bits para seleccionar uno de los 32 registros. Para una instrucción de tipo R, esto significa que de los 32 bits de la palabra de máquina, solo se usan 21 bits, por lo que las instrucciones extendidas se pueden codificar en los 6 bits restantes (también pueden funcionar solo con registros). Son útiles para implementar bloques como FPU .
DLX, como MIPS, utiliza una canalización que consta de 5 etapas:
| Arquitecturas de procesador basadas en tecnologías RISC | |
|---|---|