POWER es una arquitectura de microprocesador con un conjunto de instrucciones limitado ( RISC ) desarrollado y desarrollado por IBM . El nombre se descifró más tarde como Optimización del rendimiento con RISC mejorado (optimización del rendimiento basada en la arquitectura RISC extendida). Esta palabra también se refiere a una serie de microprocesadores que utilizan el conjunto de instrucciones especificado. Se utilizan como unidad central de procesamiento en muchas microcomputadoras, sistemas integrados , estaciones de trabajo , mainframes y supercomputadoras .
La arquitectura POWER ha pasado por varias generaciones en su desarrollo. A partir de POWER3 , los microprocesadores admiten el conjunto completo de instrucciones de la arquitectura PowerPC de 64 bits y no admiten instrucciones más antiguas que se eliminaron de la arquitectura al mismo tiempo que el estándar PowerPC. También se eliminó el soporte para las instrucciones extendidas de POWER2 como lfq y stfq.
Para discutir cualquier producto basado en la arquitectura, la comunidad Power.org está destinada (que incluye, en particular, el desarrollo de PowerPC y Cell ). Es allí donde se recomienda contactar a los desarrolladores y fabricantes que utilizan la plataforma.
Hay manuales disponibles en el sitio web de IBM que detallan las diferencias en los conjuntos de instrucciones entre las arquitecturas POWER, POWER2 y PowerPC, POWER5. [una]
En 1974, IBM comenzó a trabajar en un gran sistema de conmutación capaz de conectar al menos 300 llamadas telefónicas por segundo. Los cálculos supusieron que sería necesario ejecutar 20.000 instrucciones para cada una de las conexiones, y sin demora para el resto de llamadas. Por lo tanto, se requería un rendimiento de al menos 12 MIPS que era extremadamente grande en esos días. Solo ayudó el hecho de que la estructura interna del microprocesador podría simplificarse significativamente, ya que solo tendría que realizar operaciones de entrada-salida, bifurcación, suma en registros, descarga del contenido de los registros en la memoria y otros registros, y no tienen que realizar cálculos complejos en absoluto.
Esta organización simple de comandos, en la que cada comando realiza solo un paso en un gran algoritmo y debe completarse en un período de tiempo claramente fijo, se denominó más tarde RISC .
En 1975, el proyecto de la centralita telefónica se redujo y el asunto nunca llegó a un prototipo funcional. Sin embargo, una prometedora arquitectura de procesador de uso general asomó detrás del trabajo de diseño , por lo que continuó en el Centro de Investigación Thomas Watson el edificio número 801. Así es como el proyecto obtuvo su nuevo nombre.
El proyecto 801 estudió la capacidad de ejecutar múltiples comandos simultáneamente usando múltiples bloques de construcción durante dos años, se llevó a cabo un trabajo similar para las máquinas IBM System / 360 Model 91 (construidas sobre la base de la arquitectura CISC ) y CDC 6600 . El objetivo era determinar si un procesador con un conjunto reducido de instrucciones simples puede ejecutar varias instrucciones por ciclo de reloj y qué cambios se deben realizar en el hardware para lograrlo.
Para mejorar el rendimiento, el procesador desarrollado contenía bloques separados de ramificación, lógica y aritmética de punto flotante. En comparación con el proyecto "801", la arquitectura se ha ampliado significativamente para el procesamiento paralelo de comandos. Para la producción, originalmente se planeó usar lógica acoplada por emisor (ECL) en transistores bipolares, pero en 1984 la tecnología CMOS proporcionó una mejor densidad de elementos y velocidad de conmutación.
En 1985, el Centro de Investigación Thomas Watson comenzó el desarrollo del procesador RISC de segunda generación, el proyecto se denominó "América". En 1986, la oficina de Austin de IBM comenzó a trabajar en la serie RS/6000, que fue la sucesora de ese proyecto.
En 1990, se lanzaron las primeras computadoras bajo la marca IBM con un procesador de arquitectura POWER: "RISC System/6000" (también " RS/6000 "). Esta serie se ha dividido en dos clases: estaciones de trabajo y servidores , basados respectivamente en las arquitecturas POWERstation y POWERserver. La unidad central de procesamiento, llamada RIOS (posteriormente RIOS I o POWER1 ) constaba de 11 chips separados : caché de instrucciones, unidad de operaciones aritmético-lógicas, unidad de coma flotante, 4 chips de caché de datos, administrador de memoria, 2 unidades de E/S, generador de reloj.
Para estaciones RS/6000 de baja potencia , se desarrolló una versión de RIOS de carcasa única con el nombre RSC ( RISC Single Chip - RISC en un solo chip); vio la luz por primera vez en 1992.
5 años después del inicio del desarrollo, IBM anunció el inicio de las entregas de los sistemas RISC 6000 . Fue el primer desarrollo soportado por el sistema operativo AIX en una nueva arquitectura denominada POWER. La primera implementación de la arquitectura contenía una solución de paquete único (en un solo chip) para aplicaciones integradas y una solución de paquete múltiple llamada POWER/RIOS.
El proyecto de Amazon se inició en 1990 con el objetivo de crear una arquitectura capaz de admitir tanto AIX como OS/400 . El equipo de desarrollo de OS/400 estaba ocupado creando un conjunto de instrucciones RISC para reemplazar el conjunto de instrucciones CISC utilizado en los sistemas AS/400 . Su trabajo dio como resultado un conjunto de instrucciones basado en IMPI extendido a 64 bits y complementado con varias instrucciones RISC para acelerar la computación comercial tan característica del AS/400. La dirección de la empresa trató de impulsar la arquitectura PowerPC, pero fue rechazada porque el PowerPC no se podía comparar con la escala del AS/400. Al final, se elaboró una solución de compromiso en forma de una extensión del conjunto de instrucciones de PowerPC, llamada Amazon.
Al mismo tiempo, el equipo del sistema RS/6000 ignoró los procesadores PowerPC porque necesitaban las características avanzadas del estándar POWER2 . Estas funciones también se agregaron a Amazon y, desde entonces, el conjunto de instrucciones de PowerPC se ha podido ejecutar en las arquitecturas RS/6000 y AS/400.
El primer proyecto en desarrollar un procesador de este tipo fue Belatrix (el nombre de una estrella en la constelación de Orión, también llamada Amazon). Este proyecto se fijó objetivos demasiado altos y se terminó antes de su finalización. El equipo de Austin (donde se desarrolló el RS/6000) asumió el desarrollo de un procesador de arquitectura PowerPC de 64 bits con extensiones POWER2 , es decir, POWER3 , y el equipo de Rochester (autores de AS/400), por su parte, el mismo procesador con alta potencia de cómputo, pero c extensiones AS/400. Se contrató a un tercer equipo, en Endicott, para desarrollar un procesador de bajo consumo similar al de Rochester.
En 1995, se lanzaron los siguientes procesadores de arquitectura AS/400: el A25/30 Muskie, un poderoso multi-frame y el A10 Cobra, un single-frame.
La versión de Rochester se retrasó hasta 1997. Se incorporó a las máquinas RS/6000 con el nombre de máquinas IBM RS64 y AS/400, así como a otros procesadores posteriores de esta serie.
Pasaron al menos 5 años antes de que se creara un reemplazo, POWER2 , para el procesador RIOS/POWER1 . Se le agregó un segundo bloque de operaciones aritmético-lógicas y un segundo bloque de cálculos de punto flotante. Además, se ha ampliado el conjunto de comandos:
En 1996, se desarrolló una versión de un solo chip de POWER2, P2SC ( POWER2 Super Chip - superchip POWER2).
En 1991, IBM reconoció el potencial del procesador POWER como producto básico para otros fabricantes de computadoras. La propuesta se hizo a Apple e incluía una colaboración mutua para desarrollar una familia de procesadores de paquete único. Apple pronto incorporó a Motorola a la mezcla como su mayor cliente de microprocesadores de escritorio, permitiendo la experiencia de Motorola en la producción de alto volumen y creando una fuente redundante de procesadores para Apple. Esta cooperación trilateral se denominó alianza AIM , por las primeras letras de los nombres Apple, IBM, Motorola (también la palabra meta en inglés).
El primer resultado de la colaboración fue el desarrollo (2 años después del inicio) de la arquitectura PowerPC , una versión modificada de POWER. Se agregaron cálculos de punto flotante en números de precisión simple, multiplicación universal y división de registro por registro, se eliminaron algunos otros, en particular, una variante especial de multiplicación y división por registro MQ . Además, se creó una versión de 64 bits de la arquitectura.
El primer chip de la nueva generación fue el PowerPC 601 , basado en el RSC. Para obtener más información sobre esta familia de procesadores, consulte el artículo de PowerPC .
El procesador POWER3 se introdujo en 1998. Admitía todo el conjunto de instrucciones POWER de 64 bits, incluidas todas las instrucciones extendidas disponibles en ese momento, y contenía dos unidades de punto flotante, tres unidades de punto fijo y dos unidades de carga/descarga.
Todas las generaciones posteriores de procesadores POWER admitieron el conjunto completo de instrucciones, por lo que no quedaron opciones que solo admitieran estrictamente POWER o POWER2.
El microprocesador POWER4 , el primero de la serie GIGA , se anunció en 1999 y se lanzó en 2001. Era un procesador de 64 bits que admitía el conjunto completo de instrucciones. También admitía extensiones AS/400, por lo que está disponible en los sistemas RS/6000 y AS/400 para reemplazar POWER3 y RS64. El conjunto de instrucciones se reabasteció con varias instrucciones nuevas (por ejemplo , mfcr ) que tienen un campo de operando, lo que hizo posible arreglar el nuevo estándar PowerPC 2.00 .
La generación POWER5 se introdujo en 2004. El procesador pasó a ser de doble núcleo, con soporte para subprocesos múltiples simultáneos (ejecución simultánea de dos cadenas de comandos), operando así como 4 procesadores lógicos. Producido en la tecnología de proceso SOI de 130 nm . Utilizando la tecnología de arquitectura de vector virtual (abreviatura ViVA, arquitectura de vector virtual rusa , inglés ), se pueden combinar varios procesadores POWER5 en un solo procesador de vector . Además, el conjunto de instrucciones se ha ampliado para incluir varias instrucciones.
El lanzamiento posterior de POWER5+ amplió aún más el conjunto de instrucciones, el nuevo conjunto se llamó ISA 2.02 .
Publicado el 21 de mayo de 2007 [2] . Trajo instrucciones VMX (procesamiento paralelo de datos) al estándar POWER , actualizó ViVA a la versión 2, dando así un gran paso adelante desde la transición de POWER3 a POWER4 . Diseño de doble núcleo, velocidades de reloj de hasta 4,7 GHz a 65 nm SOI . Contiene un sistema desarrollado de interacción con otros procesadores similares. Consumo de energía a la par con POWER5 mientras que el rendimiento es el doble.
Lanzado en 2010 [3] . Producido según el proceso de fabricación SOI de 45 nm, tiene hasta 8 núcleos por procesador, la frecuencia es de 3 a 4,25 GHz. El rendimiento teórico por núcleo es de 33,12 G FLOPS y hasta 264,96 G FLOPS por procesador.
El procesador POWER7 es famoso por ser utilizado en la supercomputadora IBM Watson , que compitió contra un humano en el programa de televisión Jeopardy! y ganó. La supercomputadora IBM Watson se utiliza hoy en día en los sectores financiero y de salud.
En agosto de 2012, Hot Chips 24 presentó una versión actualizada de POWER7+, fabricada con tecnología de proceso SOI de 32 nm. Hasta 8 núcleos por chip, cada núcleo ejecuta hasta 4 subprocesos. [cuatro]
Introducido en 2013, fabricado en SOI de 22 nm. 6 o 12 núcleos por chip, velocidad de reloj de 2,5 a 5 GHz, cada núcleo ejecuta hasta 8 subprocesos simultáneamente.
El procesador tiene una caché L3 compartida de 48 MB (modelos de 6 núcleos) o 96 MB (modelos de 12 núcleos).
El procesador tiene controladores de memoria de alto rendimiento integrados ( DDR3 / DDR4 ) y canales de E/S del sistema (puerto CAPI basado en PCI Express 3.0 [5] [6] , incluidos aquellos para conectar ASIC , FPGA , GPU [7] [ 8] ).
La fuente de alimentación del procesador está controlada por un microcontrolador integrado basado en PowerPC 405 con 512 kilobytes de memoria SRAM , configurando 1764 reguladores de voltaje integrados [9] [10] .
La unidad de punto flotante de vector escalar del procesador produce hasta 8 resultados de punto flotante de doble precisión para un rendimiento máximo de 384 G FLOPS por procesador.
Para muchos tipos de cargas de trabajo, el procesador POWER8 muestra un aumento de rendimiento de 2 a 3 veces en comparación con el procesador POWER7 anterior [4] [11] .
IBM inició el diseño de la próxima generación de procesadores POWER9 en paralelo con el desarrollo de POWER8 [12] . Se esperaba que el nuevo tipo de procesadores admitiera por primera vez elementos del estándar Power ISA 3.0, incluidas las instrucciones VSX-3 y la compatibilidad con la tecnología nVidia NVLink [13] [14] .
El Departamento de Energía de EE. UU., junto con el Laboratorio Nacional Oak Ridge y el Laboratorio Nacional Livermore, han firmado un contrato con IBM y nVidia para construir dos supercomputadoras Summit y Sierra basadas en procesadores POWER9 y Volta [15] [16] [17] .
POWER9 se fabrica en un proceso de 14 nm y está disponible en dos versiones. La arquitectura POWER9 está abierta para la concesión de licencias y modificaciones a los miembros de OpenPOWER Foundation [18] .
Los componentes internos de POWER se derivan del proyecto 801, que se considera el primer procesador RISC verdadero. Este último encontró uso en bloques informáticos fabricados por IBM, pero no se hizo ampliamente conocido hasta que se lanzó la computadora IBM PC / RT a mediados de la década de 1980 .
Coincidiendo con el lanzamiento de PC/RT, IBM lanzó Project America, con el objetivo de crear la unidad central de procesamiento más potente del mercado. En ese momento, dos problemas parecían ser los más importantes:
Project America se centró en los cálculos de punto flotante y, con el tiempo, se expandió con nuevos algoritmos para la multiplicación y división de un ciclo de precisión doble de 64 bits desarrollados a principios de la década de 1980. El coprocesador matemático era una parte separada del decodificador y la unidad aritmética de enteros, lo que permitía realizar cálculos de punto flotante y enteros simultáneamente. Todo esto se complementó con un decodificador desarrollado, que podía solicitar una instrucción en paralelo, descifrar otra y enviar dos más a las unidades de ejecución. El resultado fue el primer procesador superescalar práctico.
Contenía treinta y dos registros de enteros de 32 bits y otros treinta y dos registros de punto flotante de 64 bits, cada uno en su propia sección. Además, había varios registros para necesidades internas dentro del bloque de sucursales, en particular, el contador de direcciones.
Mientras que el 801 era un dispositivo simple, la exageración lo ha convertido en un procesador complejo, mucho más complejo que la mayoría de los productos RISC de la competencia. Por ejemplo, el conjunto de instrucciones POWER (y PowerPC) incluye más de 100 códigos de operación de longitud variable , muchos de los cuales son modificaciones entre sí. A modo de comparación, la arquitectura ARM tiene solo 34 instrucciones.
El diseño también tiene una propiedad inusual: un espacio de direcciones virtual . Todas las direcciones se convierten a una representación de 52 bits durante la operación, de modo que cada programa tiene un espacio de direcciones plano de 32 bits, pero cada uno puede ocupar estos bloques arbitrariamente.[ especificar ] .
El primer procesador POWER1 constaba de 3 bloques: bifurcación, operaciones con enteros y cálculos de punto flotante. Todos ellos fueron ensamblados en una placa base bastante grande. Se utiliza principalmente en estaciones de trabajo RS/6000 . La variante RSC era una variante de un solo chip que, al igual que la de varios chips, se utilizó en el RS/6000.
El POWER2 fue un sucesor del POWER1, con mejoras que surgieron del uso en el mundo real. Su funcionamiento resultó ser el más largo: durante 5 años desde su inicio en 1993. Había una segunda unidad de coma flotante, caché de 256 KB , matemáticas de coma flotante de 128 bits.
POWER3 siguió en 1998, con una organización completa de 64 bits pero manteniendo la compatibilidad con el conjunto completo de instrucciones POWER. Esto se ha convertido en una característica distintiva importante de todos los procesadores POWER desde la tercera versión. También se agregó un tercer bloque de operaciones aritmético-lógicas y un segundo decodificador de comandos, para un total de 8 bloques funcionales.
POWER4 combinó dos procesadores POWER3 idénticos en un solo chip, los hizo más rápidos y agregó buses de comunicación de alta velocidad a hasta 3 procesadores adyacentes. Por lo tanto, esta generación se puede combinar en la placa base en sistemas SMP de 8 procesadores . En una situación en la que una tarea requiere mucho ancho de banda, en lugar de computación paralela, se puede apagar un núcleo de un par y los núcleos restantes tendrán acceso total al bus de alta velocidad y al caché L3. Muchos consideraban que el POWER4 en ese momento era el procesador más productivo disponible, incluso sin combinarlo en cuatro.
POWER5 fue lanzado en 2004. La versión de 1,9 GHz logró los puntajes SPECfp de un solo procesador más altos de todos los procesadores disponibles en el mercado. En base a ellos, se construyen los servidores de la serie eServers de los modelos i5 y p5. Las mejoras sobre POWER4 incluyen: caché L2 más grande, controlador de memoria en chip , subprocesos múltiples (el sistema operativo ve múltiples procesadores en lugar de uno), mecanismo de administración de energía mejorado, modo especial de un solo núcleo, hipervisor y eFuse (eliminación de hardware). .
El ingeniero principal de microprocesadores de IBM, Ravi Arimili, dijo: "El diseño de POWER5 es una solución de gama media que se puede escalar a la informática de alto rendimiento y a los servidores blade". Los servidores de IBM creados en este procesador admiten funciones de virtualización : particionamiento lógico y microparticionamiento. Se pueden crear hasta 10 particiones lógicas para cada CPU, los grandes sistemas operativos de 64 bits admiten hasta 256 sistemas operativos independientes. La memoria, la potencia del procesador y los canales de E/S se pueden reasignar dinámicamente entre particiones.
En 2007, se anunció oficialmente POWER6 .
8 de febrero de 2010 IBM presentó los sistemas informáticos basados en el procesador POWER7 .
El primer procesador de la arquitectura PowerPC , llamado PowerPC 601, fue el sucesor del procesador RSC, algunas instrucciones básicas fueron ejecutadas usando emulación sobre una interfaz de bus, similar al diseño del Motorola 88000 . Esta solución permitió a IBM utilizar el 601 en varios modelos de computadora, adaptando la estructura de la placa base a los requisitos dados. Posteriormente, las arquitecturas PowerPC y POWER se separaron sin embargo, aunque a día de hoy siguen siendo compatibles a nivel de instrucciones máquina.
Se produjo el procesador RS64, se basó en la arquitectura PowerPC (y por lo tanto POWER) y se utilizó en los sistemas RS/6000 y AS/400. Optimizado para cálculos comerciales y no tiene mucha potencia en los cálculos de punto flotante, que son típicos de POWER. POWER4 fue reemplazado gradualmente.
El procesador Gekko fue creado para Nintendo GameCube , una versión modificada del PowerPC 750CXe. El procesador de la próxima generación de consolas, Wii , también se desarrolló dentro de las paredes de IBM.
El diseño del conocido procesador Cell se basa en el uso de un núcleo simple de subprocesos múltiples que funciona a una alta velocidad de reloj y está asociado con ocho coprocesadores vectoriales separados. Se utiliza en la consola de juegos Sony PlayStation 3 y en algunas tareas es muchas veces superior en rendimiento a los procesadores de escritorio de la época, lo que despertó un interés considerable en este desarrollo.
Finalmente, la videoconsola Xbox 360 también se basa en el procesador IBM Xenon , que consta de tres núcleos que funcionan a una frecuencia de 3,2 GHz.
| Arquitecturas de procesador basadas en tecnologías RISC | |
|---|---|
| Arquitectura de potencia | |
|---|---|
| histórico | |
| Actual | |
| Temas relacionados | |