La memoria estática de acceso aleatorio ( SRAM, static random access memory ) es una memoria RAM semiconductora en la que cada bit binario o ternario se almacena en un circuito de retroalimentación positiva que permite mantener el estado sin la regeneración requerida en la memoria dinámica ( DRAM ). Sin embargo, SRAM solo puede almacenar datos sin sobrescribirlos mientras haya energía, lo que significa que SRAM sigue siendo un tipo de memoria volátil. Acceso aleatorio ( RAM - memoria de acceso aleatorio): la capacidad de elegir escribir / leer cualquiera de los bits (más a menudo, bytes, según las características de diseño), en contraste con la memoria de acceso secuencial (SAM, memoria de acceso secuencial en inglés ).
Una celda de memoria binaria estática típica (binary flip- flop ) en la tecnología CMOS consta de dos inversores conectados en cruz (anillo) y transistores clave para proporcionar acceso a la celda (Fig. 1). Las resistencias de polisilicio se utilizan a menudo como una carga para aumentar la densidad de empaquetamiento de los elementos de un chip. La desventaja de esta solución es el crecimiento del consumo de energía estática.
La línea WL (Word Line) maneja dos transistores de acceso. Las líneas BL y BL (Línea de bits) son líneas de bits que se utilizan tanto para escribir datos como para leerlos.
Registro. Cuando se aplica un "0" a la línea BL o BL, los pares de transistores (M5 y M1) y (M6 y M3) conectados en paralelo forman circuitos lógicos 2OR, el suministro posterior de un "1" a la línea WL abre la transistor M5 o M6, que conduce a la conmutación flip-flop correspondiente.
Lectura. Cuando se aplica "1" a la línea WL, los transistores M5 y M6 se abren, los niveles registrados en el disparador se establecen en las líneas BL y BL e ingresan a los circuitos de lectura.
La celda SRAM binaria de ocho transistores se describe en [1] .
La conmutación de flip-flops a través de transistores de acceso es una función lógica implícita de conmutación de prioridad, que de forma explícita, para flip-flops binarios, se basa en elementos lógicos de dos entradas 2O-NO o 2Y-NO. El circuito de celda de conmutación explícito es un flip-flop RS convencional . Con un esquema de conmutación explícito, las líneas de lectura y escritura están separadas, no hay necesidad de transistores de acceso en el circuito de escritura-lectura con prioridad implícita (2 transistores por 1 celda), pero sí hay necesidad de circuitos de escritura-lectura con prioridad implícita. prioridad.
En mayo de 2018, Unisantis e Imec crearon una estructura de celdas SRAM de 6 transistores con un área de no más de 0,0205 µm 2 . [2]
Sin embargo, el alto consumo de energía no es una característica fundamental de SRAM, sino que se debe a las altas tasas de intercambio con este tipo de memoria interna del procesador. Cuando se implementa con tecnología CMOS, la energía se consume solo en el momento en que cambia la información en la celda SRAM. Cuando se implementa con tecnología TTL (por ejemplo, K155RU *), la energía se consume de forma continua.
SRAM se usa en microcontroladores y FPGA , en los que la cantidad de RAM es pequeña (unidades y decenas de kilobytes), pero se necesita un bajo consumo de energía (debido a la ausencia de un controlador de memoria dinámico complejo), que se predice con una precisión de hasta un reloj [4] , el tiempo de funcionamiento de las subrutinas y la depuración directamente en el dispositivo .
En dispositivos con una gran cantidad de RAM, la memoria de trabajo se ejecuta como DRAM . SRAM se utiliza para registros y memoria caché .
| Microcontroladores | ||||||||
|---|---|---|---|---|---|---|---|---|
| Arquitectura |
| |||||||
| Fabricantes |
| |||||||
| Componentes | ||||||||
| Periferia | ||||||||
| Interfaces | ||||||||
| sistema operativo | ||||||||
| Programación |
| |||||||