Microprocesador suave

La versión actual de la página aún no ha sido revisada por colaboradores experimentados y puede diferir significativamente de la versión revisada el 16 de mayo de 2018; las comprobaciones requieren 10 ediciones .

Un microprocesador suave (también "microprocesador con un kernel de software") es un núcleo de microprocesador que se puede crear completamente usando solo síntesis lógica . Se implementa utilizando varios dispositivos semiconductores que contienen lógica programable ( FPGA  , por ejemplo, ASIC , FPGA , CPLD ).

La mayoría de los sistemas, si es que utilizan un procesador de software, utilizan un solo procesador de software. Sin embargo, el número máximo de núcleos en realidad está limitado solo por los recursos de un FPGA en particular [1] , que puede ser útil en proyectos específicos. En tales sistemas multinúcleo, los recursos que rara vez se usan se pueden compartir entre todos los núcleos del clúster, según Jan's Razor.

La navaja de Jan: Al diseñar un sistema multiprocesador en un chip, esfuércese por eliminar todo menos el conjunto mínimo de características de cada elemento del procesador para maximizar la cantidad de procesadores por chip. [2]
enero gris

Tabla comparativa de núcleos de microprocesadores

Nombre Fabricante fuente abierta autobús compatible Nota Página del proyecto
TSK3000A altium No - Sin derechos de autor Espoleta Procesador RISC de 32 bits con arquitectura Harvard modificada , estilo R3000 Diseño integrado en Altium Wiki
TSK51/52 altium No - Sin derechos de autor Espoleta / 8051 8 bits, compatible con el conjunto de instrucciones Intel 8051 , alternativa de ciclo de reloj inferior Diseño integrado en Altium Wiki
OpenSPARC T1 Sol Sí 64 bits OpenSPARC.net
microllamas Xilinx No PLB OPB FSL LMB _ _ _ Procesador RISC de arquitectura Harvard de 32 bits Xilinx MicroBlaze
PicoBlaze Xilinx Sí 8 bits Xilinx PicoBlaze
Nios , Nios II Altera No avalon Altera Niños II
Corteza-M1 BRAZO No [una]
H2 Adelante CPU Richard James Howe Sí H2 Adelante CPU
mico32 Enrejado Sí Espoleta LatticeMico32
León 3 ESA Sí AMBÁ compatible con SPARC V8 Gaisler
OpenRISC núcleos abiertos Sí 32 bits; Hecho en ASIC, Altera, Xilinx O1K
AEMB shawn bronceado Sí Espoleta Núcleo Verilog compatible con MicroBlaze EDK 3.2 AEMB  (enlace no disponible)
abran fuego Laboratorio CCM de Virginia Tech Sí OPB, FSL Binario compatible con MicroBlaze
pacoblaze Pablo Bleyer Sí Compatible con PicoBlaze pacoblaze
xr16 enero gris No Autobús abstracto XSOC Procesador RISC de 16 bits + SNK descrito en la revista Circuit Cellar #116-118 XSOC/xr16
Zet Zeus Gómez Marmolejo Sí Espoleta clon x86 PC compatible con 8086 Zet Archivado desde el original el 12 de enero de 2013.

Véase también

Notas

  1. ↑ "Arquitectura FPGA de 'A' a 'Z'", ing. Archivado desde el original el 8 de octubre de 2007. Clive Maxfield 2006
  2. ↑ "Multiprocessors, Jan's Razor, Resource Sharing and Whatnot " Archivado el 3 de junio de 2009 en Wayback Machine Jan Gray, 2002

Enlaces

 Arquitecturas de procesador basadas en tecnologías RISC