El UltraSPARC III (nombre en clave "Cheetah") es un microprocesador con el conjunto de instrucciones SPARC V9 desarrollado por Sun Microsystems y fabricado por Texas Instruments . Fue introducido en 2001 y operaba en frecuencias de 600 a 900 MHz. En 2004, se creó un nuevo procesador UltraSPARC IV sobre su base . El principal desarrollador fue Gary Lauterbach.
En el Microprocessor Forum de 1997, se anunció que el UltraSPARC III estaría disponible en 1999 y que competiría con el Alpha 21264 de DEC y el Itanium de Intel (Merced). Sin embargo, el lanzamiento se retrasó hasta 2001. A pesar de esto, fue galardonado con el premio al Mejor procesador de servidor/estación de trabajo de Microprocessor Report de 2001 por sus cualidades de multiprocesamiento.
UltraSPARC III es un microprocesador superescalar con ejecución de instrucciones en orden. El UltraSPARC III fue diseñado para el multiprocesamiento de memoria compartida. Esto se logra a través de un controlador de memoria integrado y un bus multiprocesador.
Toma hasta cuatro instrucciones por ciclo desde el caché. Las instrucciones descodificadas se envían a la unidad de envío de seis en seis. El dispositivo despachador envía instrucciones a las unidades de ejecución correspondientes, según el tipo de operación y la disponibilidad de recursos libres. Los recursos de ejecución incluyen dos unidades lógicas aritméticas (ALU), una unidad de carga/almacenamiento y dos unidades de punto flotante. Una de las ALU solo puede ejecutar instrucciones de enteros simples y carga de datos. Los dos dispositivos de coma flotante tampoco son equivalentes. Uno solo puede realizar operaciones simples como la suma, mientras que el otro realiza multiplicaciones, divisiones y raíces cuadradas.
En UltraSPARC III, la memoria caché se divide en una memoria caché de instrucciones de 32 KB y una memoria caché de datos de 64 KB. La caché del segundo nivel (L2) tiene una capacidad de 8 MB. Se conecta a través de un bus dedicado de 256 bits que funciona a 200 MHz con un rendimiento máximo de 6,4 Gb/s. La memoria caché se basa en RAM estática síncrona , que funciona hasta a 200 MHz.
Las interfaces externas constan de un bus de datos de 128 bits y un bus de direcciones de 43 bits, que funcionan a 150 MHz. El bus de datos no se utiliza para acceder a la memoria, sino a la memoria de otros microprocesadores y dispositivos de E/S generales.
UltraSPARC III consta de 16 millones de transistores, el 75% de los cuales están en caché y etiquetas. Originalmente fue fabricado por Texas Instruments utilizando tecnología C07a (tecnología CMOS de 0,18 µm con una unión de aluminio de seis capas). En 2001 se produjo en tecnología de 0,13 micras con compuestos de aluminio. Esto hizo posible aumentar la frecuencia a 750-900 MHz.
UltraSPARC ha sido mejorado y tiene tres derivados.
UltraSPARC III Cu ("Cheetah+") es un desarrollo adicional basado en UltraSPARC III. Este procesador trabajaba a frecuencias más altas: de 1050 a 1200 MHz. El tamaño de la matriz fue de 232 mm². El procesador fue fabricado con tecnología CMOS de 0,18 micras con una conexión de cobre de 7 capas por Texas Instruments.
El UltraSPARC IIIi+ ("Serrano") es un desarrollo posterior del UltraSPARC IIIi. Se suponía que se lanzaría en la segunda mitad de 2005, pero se canceló a favor de los nuevos procesadores UltraSPARC IV+ , UltraSPARC T1 y UltraSPARC T2 .
| Microprocesadores SPARC | |
|---|---|
| Sol | |
| Oráculo | |
| fujitsu | |
| MCST | |
| Otro | |