HDL activo

La versión actual de la página aún no ha sido revisada por colaboradores experimentados y puede diferir significativamente de la versión revisada el 23 de agosto de 2014; las comprobaciones requieren 6 ediciones .
HDL activo

Programa Active-HDL 8.2
Tipo de Diseño de FPGA
Desarrollador Aldec
Sistema operativo Microsoft Windows
Idiomas de la interfaz idioma en Inglés
Primera edición 1997
ultima versión 8.3 ( 2010 )
Licencia Aplicación comercial
Sitio web aldec.com/activehdl/

Active-HDL  es un entorno de desarrollo, simulación y verificación de diseño de circuitos integrados de lógica programable desarrollado por Aldec . La primera versión del programa fue lanzada en 1997 [1] .

El programa le permite ingresar dispositivos usando lenguajes de descripción de hardware , así como usando diagramas de bloques. Inicialmente, el programa solo admitía el lenguaje VHDL , pero con el tiempo, se agregó soporte para los lenguajes Verilog y SystemC . Con la ayuda del programa, puede diseñar gráficamente autómatas finitos [3] , así como convertir la descripción HDL en diagramas de bloques gráficos y viceversa.

El programa está equipado con un potente motor de modelado. Soporta trabajo conjunto con los programas MatLab y Simulink [4] .

Notas

  1. ↑ Cronología de la empresa Aldec
  2. ↑ FPGA World Aldec lanza Active-HDL 6.3 con SystemC integrado . Archivado el 18 de agosto de 2010 en Wayback Machine .
  3. ↑ Descripción general del editor State Machine de Aldec.com Archivado el 14 de junio de 2010 en Wayback Machine . Archivado el 14 de junio de 2010.
  4. ↑ EMA Design Solutions Aldec Active HDL Archivado el 6 de enero de 2011 en Wayback Machine . Archivado el 6 de enero de 2011.

Enlaces

Manual de usuario de Aldec Active HDL 8.2  (enlace descendente)

 Software de diseño y cálculo de mecánica asistido por ordenador
CANALLA
Propiedad
Libre
Cálculo
de mecánica
Propiedad
libre