Síntesis lógica
La versión actual de la página aún no ha sido revisada por colaboradores experimentados y puede diferir significativamente de la
versión revisada el 1 de noviembre de 2015; las comprobaciones requieren
10 ediciones .
La síntesis lógica en electrónica es el proceso de obtener una netlist de puertas lógicas a partir de un modelo abstracto del comportamiento de un circuito lógico (por ejemplo, a nivel de transferencias de registros ). El ejemplo más común de este proceso es la síntesis de especificaciones escritas en lenguajes de descripción de hardware . La síntesis se realiza mediante programas sintetizadores que pueden optimizar el diseño de acuerdo con varias características del dispositivo, como las limitaciones de tiempo, el área y los componentes utilizados. Dichos programas generalmente se especializan en generar flujos de bits para lógica programable o crear circuitos integrados específicos de la aplicación . La síntesis lógica es una parte integral de la automatización del diseño electrónico .
Síntesis a nivel de transferencias de registros
La síntesis de descripción a nivel de transferencias lógicas es ampliamente utilizada en la industria. Una especificación escrita en un lenguaje de descripción de hardware como VHDL o Verilog puede contener elementos combinatorios y síncronos que forman un autómata operativo y autómatas finitos que realizan las funciones de un autómata de control . [1] La síntesis consta de dos etapas. En una primera etapa, el programa optimiza el código independientemente de la tecnología utilizada, realizando las minimizaciones y simplificaciones necesarias. En la segunda etapa, el proyecto se convierte de acuerdo con la biblioteca de componentes de la tecnología utilizada. [2]
Síntesis de alto nivel
La síntesis de declaraciones a altos niveles de abstracción escritas en lenguajes de alto nivel (como C / C++ y SystemC ) ha sido durante mucho tiempo un tema de intenso desarrollo. Este enfoque del diseño de dispositivos lógicos le permite ahorrar tiempo y desarrollar hardware sin conocimientos de lenguajes de descripción de hardware. Los primeros programas comerciales que admiten la síntesis de descripción de alto nivel aparecieron en 2004. [3] Actualmente, la síntesis de alto nivel está ganando popularidad [4] [5] [6] y está siendo desarrollada por productos como Vivado ESL de Xilinx . [7]
Herramientas comerciales para síntesis lógica
Programas para trabajar con circuitos integrados para fines especiales
Programas para trabajar con lógica programable
Notas
- ↑ Samary Baranov. Lógica y Diseño de Sistemas de Sistemas Digitales. - Prensa TUT, 2008. - S. 35-36. — 368 págs. — ISBN 978-9-9855-9769-9 .
- ↑ Donald E. Thomas, Philip R. Moorby. Síntesis de nivel de transferencia de registros // El lenguaje de descripción de hardware Verilog® . - Axel Springer AG , 2002. - S. 35-36. — 381 pág. - ISBN 978-1-4020-7089-1 .
- ↑ EETimes: Los despliegues de síntesis de alto nivel habilitan ESL (enlace descendente)
- ↑ Ozgul, B.; Langer, J.; Noguera, J.; Visses, K. Predistorsión digital programable por software en Zynq SoC // Conferencia internacional sobre integración a muy gran escala (VLSI-SoC): Compilación. - Estambul, 2013.
- ↑ van de Belt, J.; Sutton, PD; Doyle, LE Software de aceleración de radio: Iris en Zynq SoC, (inglés) // Conferencia internacional sobre integración a muy gran escala (VLSI-SoC): compilación. - Estambul, 2013.
- ↑ Monson, J.; Wirthlin, M.; Hutchings, B. L. Implementación de aceleradores de flujo óptico basados en FPGA de bajo consumo y alto rendimiento en C // Conferencia internacional sobre sistemas, arquitecturas y procesadores específicos de aplicaciones (ASAP): colección. —Washington, 2013.
- ↑ Xilinx. Diseño ESL de Vivado . Xilinx. Consultado el 11 de febrero de 2014. Archivado desde el original el 22 de febrero de 2014.
Literatura
- Jie-Hong (Roland) Jiang, Srinivas Devadas. Síntesis lógica en pocas palabras // Automatización del diseño electrónico: síntesis, verificación y prueba (inglés) / Laung-Terng Wang, Yao-Wen Chang, Kwang-Ting Cheng. - Morgan Kaufmann , 2009. - ISBN 978-0-12-374364-0 .
- Gary D. Hachtel; Fabio Somenzi. Algoritmos de verificación y síntesis lógica . — Springer, 1996. - ISBN 0-7923-9746-0 .
- Síntesis lógica y verificación (neopr.) / Soha Hassoun, Tsutomu Sasao. — Kluwer, 2002. - ISBN 978-0-7923-7606-4 .
- Zakrevsky, Arkadi Dmitrievich . Síntesis lógica de circuitos en cascada. — M .: Nauka , 1981. — 416 p.